(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11)特許番号

第2539950号

(45)発行日 平成8年(1996)10月2日

(24)登録日 平成8年(1996)7月8日

(51) Int.Cl.6 G11C 29/00 識別記号 庁内整理番号

G11C 29/00

FΙ

技術表示箇所

302 11/401

11/34

302

371D

請求項の数10(全 33 頁)

(21)出願番号

特願平3-2316

(22)出願日

平成3年(1991)1月11日

(65)公開番号

特開平6-89595

(43)公開日

平成6年(1994)3月29日

(31)優先権主張番号

479145

(32)優先日 (33)優先権主張国

米国(US)

1990年2月13日

(73)特許権者 390009531

インターナショナル・ビジネス・マシー

ンズ・コーポレイション

INTERNATIONAL BUSI

NESS MASCHINES COR

PORATION

アメリカ合衆国10504、ニューヨーク州

アーモンク (番地なし)

(72)発明者

ジョン・エドワード・パース・ジュニア

アメリカ合衆国パーモント州05403, サ ウス・パーリントン, サウス・ピーチ・

ロード 305

(74)代理人 弁理士 頓宮 孝一

> 広岡 浩平 審査官

> > 最終頁に続く

(54) 【発明の名称】 オンチップECCと最適化したピット及びワードの冗長構成とを備えたダイナミック・ランダ ム・アクセス・メモリ 2

(57) 【特許請求の範囲】

【請求項1】半導体チップに形成されたメモリにおい て、

- (イ) 上記半導体チップの第1領域に形成され、複数本 のワード線と、データ・ピット及びチェック・ビットを 含む誤り訂正ワードを構成するX本のビット線と、N本 の冗長ビット線とを有する第1メモリ・セル・アレイ
- (ロ)上記X本のピット線に接続されたX本のデータ線 ータ線を有するX+N本の第1データ線と、
- (ハ) 上記第1領域に隣接する上記半導体チップの第2 領域に形成され、上記X+N本の第1データ線を入力と して受け取り、出力が上記第1データ線のX本のデータ 線に対応するX本のデータ線を有する第2データ線に接

続され、上記第1データ線のX本のデータ線のうち上記 第1メモリ・セル・アレイの不良ビット線に接続されて いるデータ線のアドレスが入力されたことに応答して、 上記不良ビット線に接続されている上記データ線に対応 する上記第2データ線のデータ線に上記第1データ線の N本の冗長データ線の1つを接続する第1スイッチング 手段と、

- (二) 上記第2領域に隣接する上記半導体チップの第3 領域に形成され、複数本の冗長ワード線と、上記誤り訂 及び上記N本の冗長ビット線に接続されたN本の冗長デ 10 正ワードを構成するX本のビット線とを有する第2メモ リ・セル・アレイと、
 - (ホ) 該第2メモリ・セル・アレイのX本のビット線に 接続されたX本のデータ線を有する第3データ線と、
 - (へ)上記第3領域に隣接する上記半導体チップの第4 領域に形成され、上記第2データ線及び上記第3データ

3

線を入力として受け取り、出力がX本のデータ線を有する第4データ線に接続され、上記第1メモリ・セル・アレイの1つのワード線が不良であることを示す情報に応答して、上記第2メモリ・セル・アレイからの第3データ線を上記第4データ線に接続する第2スイッチング手段と、

- (ト)上記第4領域に隣接する上記半導体チップの第5 領域に形成され、上記第4データ線を介して上記誤り訂 正ワードを受け取り、該誤り訂正ワードのデータ・ビッ トの誤りを上記チェック・ビットに基づいて訂正する誤 り訂正回路と、
- (チ)上記第5領域に隣接する上記半導体チップの第6領域に形成され、該誤り訂正回路の出力に接続され、上記訂正後の誤り訂正ワードを受け取る出力手段とを備える上記メモリ。

【請求項 2】半導体チップに形成されたメモリにおいて、

- (イ)上記半導体チップの第1領域に形成され、複数本のワード線と、データ・ビット及びチェック・ビットを含む誤り訂正ワードを構成するX本のビット線と、N本の冗長ビット線とを有する第1メモリ・セル・アレイと、
- (ロ)上記X本のビット線に接続されたX本のデータ線及び上記N本の冗長ビット線に接続されたN本の冗長データ線を有するX+N本の第1データ線と、
- (ハ)上記第1領域に隣接する上記半導体チップの第2領域に形成され、上記X+N本の第1データ線を入力として受け取り、出力が上記第1データ線のX本のデータ線に対応するX本のデータ線を有する第2データ線に接続され、上記第1データ線のX本のデータ線のうち上記第1メモリ・セル・アレイの不良ビット線に接続されているデータ線のアドレスが入力されたことに応答して、上記不良ビット線に接続されている上記データ線に対応する上記第2データ線のデータ線に上記第1データ線のN本の冗長データ線の1つを接続する第1スイッチング手段と、
- (二)上記第2領域に隣接する上記半導体チップの第3領域に形成され、複数本の冗長ワード線と、上記誤り訂正ワードを構成するX本のビット線とを有する第2メモリ・セル・アレイと、
- (ホ) 該第2メモリ・セル・アレイのX本のビット線に接続されたX本のデータ線を有する第3データ線と、
- (へ)上記第3領域に隣接する上記半導体チップの第4 領域に形成され、上記第2データ線及び上記第3データ 線を入力として受け取り、出力がX本のデータ線を有す る第4データ線に接続され、上記第1メモリ・セル・ア レイの1つのワード線が不良であることを示す情報に応 答して、上記第2メモリ・セル・アレイからの第3デー タ線を上記第4データ線に接続する第2スイッチング手 段と、

;

- (ト)上記第4領域に隣接する上記半導体チップの第5領域に形成され、上記第4データ線を介して上記誤り訂正ワードを受け取り、該誤り訂正ワードのデータ・ビットの誤りを上記チェック・ビットに基づいて訂正する誤り訂正回路と、
- (チ)上記第5領域に隣接する上記半導体チップの第6 領域に形成され、該誤り訂正回路の出力に接続され、上 記訂正後の誤り訂正ワードを受け取る出力手段とをそれ ぞれ備える少なくとも2つのグループが上記半導体チッ プに形成され、そして該2つのグループの間に、該2つ のグループの上記出力手段に接続された入出力パッド列 が形成され、該入出力パッド列を挟んで上記2つのグル ープの上記出力手段が互いに対面するように上記2つの グループが配置されていることを特徴とする上記メモ リ

【請求項3】半導体チップに形成されたメモリにおいて、

- (イ)上記半導体チップの第1領域に形成され、複数本のワード線と、データ・ビット及びチェック・ビットを 合む誤り訂正ワードを構成するX本のビット線と、N本 の複数冗長ビット線とを有する第1メモリ・セル・アレ イと、
 - (ロ) 上記 X本のビット線に接続された X本のデータ線 及び上記 N本の冗長ビット線に接続された N本の冗長データ線を有する X+N本の第1データ線と、
- (ハ) 上記第1領域に隣接する上記半導体チップの第2 領域に形成され、上記X+N本の第1データ線を入力と して受け取り、出力が上記第1データ線のX本のデータ 線に対応するX本のデータ線を有する第2データ線に接 30 続され、上記第1データ線のX本のデータ線のうち上記 第1メモリ・セル・アレイの不良ビット線に接続されて いるデータ線のアドレスが入力されたことに応答して、 上記不良ビット線に接続されている上記データ線に対応 する上記第2データ線のデータ線に上記第1データ線の N本の冗長データ線の1つを接続する第1スイッチング 手段と、
- (二)上記第2領域に隣接する上記半導体チップの第3 領域に形成され、複数本の冗長ワード線と、上記誤り訂 正ワードを構成するX本のピット線とを有する第2メモ 40 リ・セル・アレイと、
 - (ホ) 該第2メモリ・セル・アレイのX本のビット線に接続されたX本のデータ線を有する第3データ線と、
- ・(へ)上記第3領域に隣接する上記半導体チップの第4 領域に形成され、上記第2データ線及び上記第3データ 線を入力として受け取り、出力がX本のデータ線を有す る第4データ線に接続され、上記第1メモリ・セル・ア レイの1つのワード線が不良であることを示す情報に応 答して、上記第2メモリ・セル・アレイからの第3デー タ線を上記第4データ線に接続する第2スイッチング手 50 段と、

5

(ト)上配第4領域に隣接する上記半導体チップの第5 領域に形成され、上記第4データ線を介して上記誤り訂 正ワードを受け取り、該誤り訂正ワードのデータ・ピッ トの誤りを上記チェック・ピットに基づいて訂正する誤 り訂正回路と、

(チ)上記第5領域に隣接する上記半導体チップの第6領域に形成され、該誤り訂正回路の出力に接続され、上記訂正後の誤り訂正ワードを受け取る出力手段とを備え、上記第1メモリ・セル・アレイの上記N本の複数冗長ビット線は、上記第1メモリ・セル・アレイ内の離れた位置に分かれて配置されていることを特徴とする上記メモリ。

【請求項4】半導体チップに形成されたメモリにおいて、

(イ)上記半導体チップの第1領域に形成され、複数本のワード線と、データ・ビット及びチェック・ビットを含む誤り訂正ワードを構成するX本のビット線と、N本の冗長ビット線とを有する第1メモリ・セル・アレイと、

(ロ) 上記 X本のビット線に接続された X本のデータ線 20 及び上記 N本の冗長ビット線に接続された N本の冗長データ線を有する X + N本の第1 データ線と、

(ハ)上記第1領域に隣接する上記半導体チップの第2 領域に形成され、上記X+N本の第1データ線を入力と して受け取り、出力が上記第1データ線のX本のデータ 線に対応するX本のデータ線を有する第2データ線に接 続され、上記第1データ線のX本のデータ線のうち上記 第1メモリ・セル・アレイの不良ビット線に接続されて いるデータ線のアドレスが入力されたことに応答して、 上記不良ビット線に接続されている上記データ線に対応 する上記第2データ線のデータ線に上記第1データ線の N本の冗長データ線の1つを接続する第1スイッチング 手段と、

(二) 上記第2領域に隣接する上記半導体チップの第3領域に形成され、複数本の冗長ワード線と、上記誤り訂正ワードを構成するX本のビット線とを有する第2メモリ・セル・アレイと、

(ホ) 該第2メモリ・セル・アレイのX本のビット線に接続されたX本のデータ線を有する第3データ線と、

(へ)上記第3領域に隣接する上記半導体チップの第4 領域に形成され、上記第2データ線及び上記第3データ 線を入力として受け取り、出力がX本のデータ線を有す る第4データ線に接続され、上記第1メモリ・セル・ア レイの1つのワード線が不良であることを示す情報に応 答して、上記第2メモリ・セル・アレイからの第3デー タ線を上記第4データ線に接続する第2スイッチング手 段と、

(ト)上記第4領域に隣接する上記半導体チップの第5 領域に形成され、上記第4データ線を介して上記誤り訂 正ワードを受け取り、該誤り訂正ワードのデータ・ビッ トの誤りを上記チェック・ビットに基づいて訂正する誤 り訂正回路と、

(チ)上記第5領域に隣接する上記半導体チップの第6領域に形成され、該誤り訂正回路の出力に接続され、上記訂正後の誤り訂正ワードを受け取る出力手段とを備え、

上記第1スイッチング手段は、

上記第1データ線のX本のデータ線毎に設けたX個のデコーダを有し、該X個のデコーダのそれぞれは第1入

10 力、第2入力及び出力を有し、上記第1データ線のX本のデータ線のそれぞれはこれ毎に設けられた上記デコーダの第1入力に接続され、各デコーダの第2入力は上記第1データ線のN本の冗長データ線の1つに共通接続され、上記第1データ線のX本のデータ線のうち上記第1メモリ・セル・アレイの不良ビット線に接続されているデータ線のアドレスが上記X個のデコーダに入力され、該データ線のアドレスに一致する1つのデコーダがこれの第2入力を出力に接続することを特徴とする上記メモリ。

20 【請求項5】上記第1スイッチング手段は、

上記第1データ線のX本のデータ線毎に設けたX個のデコーダを有し、該X個のデコーダのそれぞれは第1入力、第2入力及び出力を有し、上記第1データ線のX本のデータ線のそれぞれはこれ毎に設けられた上記デコーダの第1入力に接続され、各デコーダの第2入力は上記第1データ線のN本のデータ線のうち上記第1メモリ・セル・アレイの不良ビット線に接続されているデータ線のアドレスが上記X個のデコーダに入力され、該データ線のアドレスに一致する1つのデコーダがこれの第2入力を出力に接続することを特徴とする請求項1、請求項2又は請求項3記載のメモリ。

【請求項6】上記第1データ線のX本のデータ線のうち上記第1メモリ・セル・アレイの不良ビット線に接続されているデータ線のアドレスがヒューズ手段に書き込まれており、該ヒューズ手段は、上記第1メモリ・セル・アレイの読み取り信号に応答して、上記データ線のアドレスを上記デコーダに供給することを特徴とする請求項4又は請求項5記載のメモリ。

40 【請求項7】上記デコーダは、上記第1入力及び上記出力の間に接続された第1トランジスタ・スイッチと、上記第2入力及び上記出力の間に接続された第2トランジスタ・スイッチとを有し、該デコーダが上記データ線のアドレスにより選択されたことに応答して、上記第1トランジスタ・スイッチをオフに切り替えそして上記第2トランジスタ・スイッチをオンに切り替えることを特徴とする請求項6記載のメモリ。

【請求項8】上記第1メモリ・セル・アレイの複数本の ワード線が上記半導体チップ上で第1方向に配設されて 50 おり、上記第1メモリ・セル・アレイのX本のビット線

6

及びN本の冗長ビット線が上記第1方向に直交する第2方向に配設されており、上記第1データ線が絶縁物層を挟んで上記X本のビット線及びN本の冗長ビット線の上側で上記第2方向に配設されており、上記第1データ線が、上記X本のビット線及びN本の冗長ビット線に対してジグザグ状に交差して配設されていることを特徴とする請求項1、請求項2、請求項3、請求項4、請求項5、請求項6又は請求項7記載のメモリ。

【請求項9】上記第1データ線が、上記X本のビット線及びN本の冗長ビット線に対して3度の角度でジグザグ状に交差して配設されていることを特徴とする請求項8記載のメモリ。

【請求項10】上記誤り訂正回路が、

上記誤り訂正ワードを受け取る複数個のシンドローム・ ジェネレータと、

該複数個のシンドローム・ジェネレータからそれぞれの シンドローム・ビットを受け取るシンドローム・バス と

該シンドローム・バスに接続されて上記シンドローム・ビットを受け取り、上記誤り訂正ワードのデータ・ビットのどのデータ・ビットが誤りであるかを判定する手段と、

該判定手段に接続され、上記誤りのあるデータ・ビットを反転させる手段とを備えることを特徴とする請求項1、請求項2、請求項3、請求項4、請求項5、請求項6、請求項7、請求項8又は請求項9記載のメモリ。 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、広くはダイナミック・ランダム・アクセス・メモリ(DRAM)設計の分野に関するものであり、より詳しくは、オンチップ誤り訂正符号(ECC)回路とビット線冗長構成とワード線冗長構成との組合せを最適化することによって種々のタイプの誤りを訂正するDRAMの誤り訂正能力を最適化した、DRAMのアーキテクチャに関するものである。【0002】

【従来の技術】1970年代におけるDRAMの開発の極めて初期の段階から、設計者達は既に、何らかの種類のオンチップ誤り回復回路が必要であることを認識していた。即ち、メモリ・チップを製作するためには非常に多くの処理ステップが必要であり、また、トランジスターキャパシタ形の個々のメモリ・セルを非常に多数形成するため、実際的な観点からすれば、それらメモリ・セルのうちの幾つかが適正に機能しないものとなってしまうことは避けられないのである。

【0003】工業的に採用された最も初期の幾つかの誤り回復技法のうちの1つに、冗長構成という基本的アイデアがあった。冗長構成とするには、チップに、メモリ・セルの1本ないし複数本の予備(スペア)の線(ライン)を付加する。それら予備線は、予備ワード線(即

ち、夫々のメモリ・セルのFETのゲート電極どうしが相互接続されているメモリ・セルの列)としても良く、また、予備ビット線(即ち、選択されたメモリ・セルの状態を検出するセンスアンプに結合されている1本の共通線上において、夫々のメモリ・セルのFETのドレイン電極どうしが相互接続されているメモリ・セルの列)としても良い。通常は、冗長線の1本毎に、標準的なNORアドレス・デコーダが1つづ備えられている。メモリ・チップを製造したならば、そのメモリ・チップを製造したならば、そのメモリ・チップを割して、故障しているメモリ・セルのアドレスを同定する。この同定したアドレスを、冗長線のアドレス・デコーダにプログラムする。このプログラムは複数のフューズを制御しつつ熔断することによって行ない、それによって、RAMやEEPROM等々の状態を設定する。

そのメモリ・チップへ送られてきたアドレスが、その故

障メモリ・セルが存在している線に対応したアドレスで

あったときには、冗長線のアドレス・デコーダが、その

線の代わりにその冗長線を活性化する。このようにし

て、メモリ・チップ内の個々のセルが機能不能なセルで ある場合には、そのメモリ・セルの代わりに冗長セルを 用いるという置換を行なえるようにしている。冗長構成 に関する最も初期の特許としては、発明の名称を「歩留 りを改善する冗長構成法 (Yield Enhancement Redundan cy Techinque)」とした、1973年8月14日付でスミラスら (Sumilas et al)に対して発行されIBM社 に譲渡された、米国特許第3753244号 (ワード線 冗長構成)や、発明の名称を「欠陥セルを一時的ないし 永久的に置換するセルを備えたメモリ・システム (Memo ry System With Temporary or Permanent Substitution of Cells For Defective Cells)」とした、1973年8月28日にアーツビ (Arzubi)に対して発行されIBM社に譲渡された、米国特許第3755791号 (ビット線冗長構成)がある。

【0004】冗長構成に付随する短所のうちの1つに、 冗長構成によって修正できるのは、ランダムに発生する 故障セルの量が比較的少量の場合に限られるということ がある。即ち、故障セルの個数が増大すると、それら故 障セルの訂正に必要な冗長線の本数が増加し、その結 果、正常時には使用されない予備メモリの容量が大容量 となってしまうのである(更には、予備メモリそれ自体 が故障セルを含んでいる可能性もあり、その場合には、 他の冗長線の中の誤りを訂正するための冗長線が更に必 要となってくる)。そのため通常は、オンチップの形で 設けられている冗長線の本数は比較的少なく、その結 果、1つのサブアレイないしアレイの中の全てのセルが 故障している場合には、もはや、冗長構成を利用してそ の訂正を行なうことは不可能である。

【0005】この問題に対処するために、複数の一部良好チップを用いるということが行なわれている。これは 50 大量の故障セルを含んでいる2個以上のチップを、1つ

8

のマルチ・チップ・パッケージの中に積層して実装する というものである。その1つの方法によれば、どのアレ イが良好でどのアレイが故障しているかという点に付い てそれらチップが互いに相補的であるように、1つのパ ッケージの中のそれら複数のチップを選択している。例 えば、第1のメモリチップの所与のアレイが不良である 場合には、それと同一のアレイが良好であるチップを、 第2のチップとして選択するようにしている。従って、 2個の一部良好チップで1個の全良好チップとしての機 能を果たすようにしているのである。これについては、 発明の名称を「欠陥メモリ・セルを用いたモノリシック ・メモリ (Monolithic Memory Utilizing Defective St orage Cells)」とした米国特許第3714637号、 発明の名称を「欠陥メモリ・セルを用いたフル容量モノ リシック・メモリ(Full Capacity Monolithic Memory Utilizing Defective Storage Cells)」とした米国特 許第3735368号、発明の名称を「欠陥メモリ・セ ルを用いたモノリシック・メモリ(Monolithic Memory Utilizing Defective Storage Cells)」とした米国特 許第3781826号を参照されたい。これら3件の米 国特許はいずれも、W. ビューソレイル (W. Beausolei 1) に対して発行され I BM社に譲渡された特許であ る.

【0006】年月がたつにつれて、当業界における研究者達は、以上に説明した誤り回復法ではDRAM動作が行なわれるときに発生する可能性のある全ての誤りを効率的に修正することはできないということを理解するようになった。更に詳しく説明すると、当初は適切に機能していたメモリ・セルであっても、実地に使用されるようになったならば、適切に機能しなくなる可能性があるのである。このことは、いわゆる「ソフトエラー」(例えば蓄積された電荷がメモリ・チップをパッケージしている材料からのアルファ粒子の放射によって失われること等により発生するもの)であることもあり、また、

「ハードエラー」(チップ内のメタライゼーションにより形成された部分やその他の材質部分に長期に亙る実地使用によって発生する、繰り返しに起因する障害)であることもある。これらいずれのタイプのエラー(誤り)も初期試験が行なわれた後に発生するものであるから、それらの誤りを冗長によって、あるいは一部良好チップの採用によって訂正することはできない。一般的には、この問題はこれまで、例えばハミング符号等の誤り訂正符号(error correction code : ECC)や、水平垂直パリティ(horizontal-vertical parity: HVパリティ)を採用することによって対処されてきた。これらの技法は、普通は、データの読み出しがマルチ・ビット・ワードの形で行なわれる大型コンピュータ・システムに用いられるものである。

【0007】 ここで、従来技術のハミングECCである、二重誤り検出/単一誤り訂正(DED/SEC)に

ついて簡単に説明する。データを記憶する際には、データ・ピットとチェック・ピットとの両方を備えたECCワードの形で記憶しておく。チェック・ピットは、それに組み合わされているデータ・ピットの正しい論理状態を表わすものである。ECCロジックが、チェック・ピットを用いてデータ・ピットをテストし、そしてECワードの中のどのピットが障害を起こしているのかを表わすシンドローム・ピットを発生するようにしている。このシンドローム・ピットを用いて、ECCロジックが該当する障害ピットを訂正し、そしてこうして訂正したECCワードを、更なる処理のために処理装置へ送るようにしている。

【0008】既に述べたように、従来技術においてはECC回路は大型のシステムに採用されるのが普通であったし、また、別体の機能カード等の形態で作られるのが普通であった。このタイプのシステム・レベルのECCを、現在では、より小型のシステムにも採用しようとしているが、それによって、そのロジックの複雑さと経費とがある程度増加することになり(回路のコストが増大し、また、データのアクセス速度が低下するためである)、そのため、それを更に単純なシステムに用いることは実際的でなくなっている。また、そのような応用分野においては初期試験の後に発生する誤りを訂正するためのシステム・レベルのECCが備えられていないために、メモリの性能と信頼性とが損なわれている。

【0009】この問題の解決法は、ECC回路をメモリ ・チップそれ自体の上に組み込むことである。これによ って、ECCに付随する経費を低減することができ、そ れと同時に、メモリの実効性を髙めることができる。発 30 明の名称を「歩留り及び信頼性を改善する単一チップの ランダム・アクセス・メモリ (Single Chip Random Acc ess Memory With Increased Yield and Reliability)」とした、1982年6月15日付でミラー (Mille r) に対して発行された米国特許第4335459号 は、ハミング符号ECCをメモリ・チップ上に組み込む という基本的なアイデアを論じたものである。その記憶 データはECCワードの形で読み出されるようにしてあ り、このECCワードは、12ピット(データ・ビット が8ピット、チェック・ピットが4ピット)から成って おり、それらのビットがECC回路によって処理される ようにしてある。訂正処理後の8ビットのデータ・ビッ トは8ピットのレジスタへ送られる。このレジスタは、 アドレス信号を受け取ったならば、8ピットのうちの1 ビットを選択して単一ビットのI/Oを介して出力す る。発明の名称を「改善されたダミー・セル構造と組込 み型誤り訂正符号回路とを備えた半導体メモリ(Semico nductor Memory With An Improved Dummy Cell Arrange ment And With A Built-In Error Correcting Code Cir cuit)」とした、1989年3月28日付でシノダら (Shinoda et al) に対して発行され日立社に譲渡され

た、米国特許第4817052号には、特殊なダミー・セルの構成と、ワード線をインターデジテイティングするという基本的なアイデアとが開示されており、このインターデジテイティングが行なわれると、1本のワード線上の互いに隣接する複数の障害メモリ・セルの夫々が単一ピット障害として現われるようになり(従ってECCシステムにより訂正可能となり)、そうなるのは、それによってそれら複数の障害メモリ・セルが互いに異なったECCワードの中に出現するようになるからである。

【0010】更に別の研究者は、誤り訂正についての最 適な解決法は、ECC回路と冗長構成とを同一のメモリ ・チップ上に組み込むことであるということを認識する に至った。この種の構成の具体例の中には、発明の名称 を「冗長性メモリとパリティ能力とを有する半導体メモ リ・デバイス (Semiconductor Memory Device HavingRe dundant Memory and Parity Capabilities)」とし た、1987年8月18日付でタケマエ(Takemae) に 対して発行され富士通社に譲渡された、米国特許第46 88219号(冗長列線のためのパリティ・ピットをそ の他のメモリ・セルのためのパリティ・ビットの発生と は別個に発生するスイッチング回路を用いてHVパリテ ィと組合せたビット線冗長構成)や、1988年8月3 0日付でタケマエ(Takemae)に対して発行され富士通 社に譲渡された米国特許第4768193号(メイン・ メモリ・アレイに連続して設けられている1つのアレイ によって、HV-ECCシステムのためのワード線冗長 構成とビット線冗長構成との両方を得るようにしてお り、ヒューズを用いて、故障ワード線/故障ビット線を 水平パリティ発生器/垂直パリティ発生器から切断する ようにしたもの)、それに、フルタニら (Furutani et al) による論文「DRAMのための組込み型ハミング符 号ECC回路 (A Built-In Hamming Code ECC Circuit for DRAM's)」、IEEEUリッド・ステート回路ジャ ーナル (IEEE Journal of solid-State Circuits) 、1 989年2月、第24巻、第1号、第50頁~第56頁 (オンチップ型ハミング符号システムのための新規なE CC回路であって、冗長構成を備えたものであるが、こ の論文は冗長構成についての詳細な説明はしていない) がある。

【0011】以上のいずれの引用文献においても、そこに用いられているピット線及びワード線の冗長構成を用いた方法は、オンチップECCに最適のものではない。上記米国特許第4688219号(タケマエ)では、従来からのピット線冗長構成が採用されており、その冗長線に対しては別個にパリティを発生させるようにしている。上記米国特許第4768193号(タケマエ)では、単一のアレイによって、ピット線冗長構成とワード線冗長構成との両方を設けるようにしている。上記フルタニ論文には冗長システムについての説明がなされてい

ないことから、同氏は単純に従来の冗長構成技法を利用 することができると考えているものと推察される。この 推察は誤っておらず、なぜならば、タケマエの双方の米 国特許には、従来からの冗長構成技法が適用可能である ことが示されているからである。しかしながら、本発明 者が明らかとしたところによれば、実際問題として、従 来の冗長法は誤り訂正システム全体の総体的な有用性を 低下させるものである。例えば、1つのアレイによって ビット冗長構成とワード冗長構成との両方を設けるよう 10 にするならば、それによって誤り訂正システムそれ自体 が、誤りの影響を受け易いものとなり、その理由は、そ の場合、冗長用のメモリ・セルは、それらの全てが、物 理的に同一の場所に存在することになるからである。更 には、ヒューズ等によって、故障したメイン・メモリの 行/列をECC回路から物理的に切断するというアイデ ア、または、冗長エレメントのための完全に別体のセッ トとしたECC回路を組み込むというアイデア、あるい はそれら両方のアイデアを採用するならば、それによっ て構成中に余分のロジックを追加することになり、また 20 それによって、チップ上のより多くのスペースが取られ ると共に更に別の障害のメカニズムが加わってくること になる。

【0012】更には、前述の引用文献のうちのいずれ も、ECCを、設計の初期段階におけるプロセス探究の ための、ないしはメモリ・チップの開発のための補助ツ ールとして使用するということを考えてはいない。メモ リ・チップのある1つの製造プロセスを構成している無 数のプロセス・ステップは、複雑でしかも独自性を有す るものであるため、メモリ・チップを最初に製造しよう 30 とするとき(即ち製造サイクルの初期)には、多種多様 な障害のメカニズムに遭遇することになる。この初期段 階においては、どのようなものであれ、試験することが できる程度に機能するハードウェアを製造することが大 事であり、そのハードウェアを試験することができれ ば、それによって、様々な障害のメカニズムを詳細に理 解することができる。ECCはそれらの障害のメカニズ ムを詳細に理解するためのツールとして用いることの可 能なものであり、その理由は、ECCを用いることによ って、ハードとソフトとの両方の面における大量の誤り 40 を修正することができるからである。しかしながら、メ モリ・チップの製造サイクルの後期においては、充分な プロセス探究を行なうことによって誤りの個数を大幅に 減少させることができる。このような状況下において は、ECCシステムを完全に除去してしまうことが良い こともあり、それによって、チップの寸法を小さくし、 アクセス速度を向上させることができる可能性がある。 従来技術においては、補助回路に大幅な設計変更を加え ることなしに量産チップからECCシステムを除去し得 るようにした、チップの全体アーキテクチャを設計する 50 ための用意はなされていなかった。

【0013】従って、本分野においては、オンチップECCに最適の冗長構成(並びにその他の特徴)を組み込むことのできるメモリ・チップのアーキテクチャが要望されている。更には、本分野においては、経費を増大させることなく、しかも量産規模で製造されるメモリ・チップの性能を低下させることもなく、初期段階のプロセス探究を支援することのできるメモリのアーキテクチャが要望されている。

[0014]

【発明が解決しようとする課題】従って本発明の目的 は、メモリ・アレイ中に発生する欠陥等の影響を受け難 くした冗長システムを提供することにある。本発明の更 なる目的は、オンチップECCのサポートに最適化させ たビット線冗長構成とワード線冗長構成との両方を効率 的に組合せることにある。本発明の更なる目的は、冗長 ビット線に、メモリ・アレイのビット線の代わりをさせ るためのスイッチングを効率的に行なうことのできる、 データ線構成を提供することにある。本発明の更なる目 的は、アクセス遅延を短縮する、オンチップECCシス テムを構成することにある。本発明の更なる目的は、ア クセスに関する代償を殆ど払うことなくオンチップEC Cの集積化を簡明にする、パイプライン式のレイアウト を提供することにある。本発明の更なる目的は、オンチ ップECCから誤り訂正ワードの全体を受け取り、その うちのデータ・ビットを効率的な方法で送出する、バッ ファ手段を提供することにある。本発明の更なる目的 は、データを得る際の動作モードを効率的に設定するこ とにある。本発明の更なる目的は、製造の初期の段階に おけるプロセス探究を支援するのに用いるECC回路を サポートする、メモリ・チップのアーキテクチャを提供 することにある。

[0015]

【課題を解決するための手段】本発明の以上の目的を実現する半導体チップに形成されたメモリは、

- (イ)上記半導体チップの第1領域に形成され、複数本のワード線と、データ・ビット及びチェック・ビットを含む誤り訂正ワードを構成するX本のビット線と、N本の冗長ビット線とを有する第1メモリ・セル・アレイと、
- (ロ)上記X本のビット線に接続されたX本のデータ線及び上記N本の冗長ビット線に接続されたN本の冗長データ線を有するX+N本の第1データ線と、
- (ハ)上記第1領域に隣接する上記半導体チップの第2 領域に形成され、上記X+N本の第1データ線を入力と して受け取り、出力が上記第1データ線のX本のデータ 線に対応するX本のデータ線を有する第2データ線に接 続され、上記第1データ線のX本のデータ線のうち上記 第1メモリ・セル・アレイの不良ビット線に接続されて いるデータ線のアドレスが入力されたことに応答して、 上記不良ビット線に接続されている上記データ線に対応 50

する上記第2データ線のデータ線に上記第1データ線の N本の冗長データ線の1つを接続する第1スイッチング 手段と、

- (二) 上記第2領域に隣接する上記半導体チップの第3 領域に形成され、複数本の冗長ワード線と、上記誤り訂 正ワードを構成するX本のビット線とを有する第2メモ リ・セル・アレイと、
- (ホ) 該第2メモリ・セル・アレイのX本のビット線に接続されたX本のデータ線を有する第3データ線と、
- 10 (へ)上記第3領域に隣接する上記半導体チップの第4 領域に形成され、上記第2データ線及び上記第3データ 線を入力として受け取り、出力がX本のデータ線を有す る第4データ線に接続され、上記第1メモリ・セル・ア レイの1つのワード線が不良であることを示す情報に応 答して、上記第2メモリ・セル・アレイからの第3デー タ線を上記第4データ線に接続する第2スイッチング手 段と、
- (ト)上記第4領域に隣接する上記半導体チップの第5 領域に形成され、上記第4データ線を介して上記誤り訂 20 正ワードを受け取り、該誤り訂正ワードのデータ・ビットの誤りを上記チェック・ビットに基づいて訂正する誤 り訂正回路と、
 - (チ)上記第5領域に隣接する上記半導体チップの第6 領域に形成され、該誤り訂正回路の出力に接続され、上 記訂正後の誤り訂正ワードを受け取る出力手段とを備え る。本発明に従う半導体チップに形成されたメモリは、
- (イ)上記半導体チップの第1領域に形成され、複数本のワード線と、データ・ビット及びチェック・ビットを含む誤り訂正ワードを構成するX本のビット線と、N本30の冗長ビット線とを有する第1メモリ・セル・アレイと、
 - (ロ)上記X本のピット線に接続されたX本のデータ線及び上記N本の冗長ピット線に接続されたN本の冗長データ線を有するX+N本の第1データ線と、
- (ハ)上記第1領域に隣接する上記半導体チップの第2 領域に形成され、上記X+N本の第1データ線を入力と して受け取り、出力が上記第1データ線のX本のデータ 線に対応するX本のデータ線を有する第2データ線に接 続され、上記第1データ線のX本のデータ線のうち上記 40 第1メモリ・セル・アレイの不良ビット線に接続されて いるデータ線のアドレスが入力されたことに応答して、 上記不良ビット線に接続されている上記データ線に対応 する上記第2データ線のデータ線に上記第1データ線の N本の冗長データ線の1つを接続する第1スイッチング 手段と、
 - (二)上記第2領域に隣接する上記半導体チップの第3 領域に形成され、複数本の冗長ワード線と、上記誤り訂 正ワードを構成するX本のピット線とを有する第2メモ リ・セル・アレイと、
 - (ホ) 該第2メモリ・セル・アレイのX本のビット線に

接続されたX本のデータ線を有する第3データ線と、

(へ)上記第3領域に隣接する上記半導体チップの第4 領域に形成され、上記第2データ線及び上記第3データ 線を入力として受け取り、出力がX本のデータ線を有す る第4データ線に接続され、上記第1メモリ・セル・ア レイの1つのワード線が不良であることを示す情報に応 答して、上記第2メモリ・セル・アレイからの第3デー タ線を上記第4データ線に接続する第2スイッチング手 段と、

(ト)上記第4領域に隣接する上記半導体チップの第5領域に形成され、上記第4データ線を介して上記誤り訂正ワードを受け取り、該誤り訂正ワードのデータ・ビットの誤りを上記チェック・ビットに基づいて訂正する誤り訂正回路と、

(チ)上記第5領域に隣接する上記半導体チップの第6領域に形成され、該誤り訂正回路の出力に接続され、上記訂正後の誤り訂正ワードを受け取る出力手段とをそれぞれ備える少なくとも2つのグループが上記半導体チップに形成され、そして該2つのグループの間に、該2つのグループの上記出力手段に接続された入出力パッド列が形成され、該入出力パッド列を挟んで上記2つのグループの上記出力手段が互いに対面するように上記2つのグループが配置されていることを特徴とする。本発明に従う半導体チップに形成されたメモリは、

(イ)上記半導体チップの第1領域に形成され、複数本のワード線と、データ・ビット及びチェック・ビットを含む誤り訂正ワードを構成するX本のビット線と、N本の複数冗長ビット線とを有する第1メモリ・セル・アレイと、

(ロ)上記X本のビット線に接続されたX本のデータ線及び上記N本の冗長ビット線に接続されたN本の冗長データ線を有するX+N本の第1データ線と、

(ハ) 上記第1領域に隣接する上記半導体チップの第2 領域に形成され、上記X+N本の第1データ線を入力と して受け取り、出力が上記第1データ線のX本のデータ 線に対応するX本のデータ線を有する第2データ線に接 続され、上記第1データ線のX本のデータ線のうち上記 第1メモリ・セル・アレイの不良ビット線に接続されて いるデータ線のアドレスが入力されたことに応答して、 上記不良ビット線に接続されている上記データ線に対応 する上記第2データ線のデータ線に上記第1データ線の N本の冗長データ線の1つを接続する第1スイッチング 手段と、

(二) 上記第2領域に隣接する上記半導体チップの第3領域に形成され、複数本の冗長ワード線と、上記誤り訂正ワードを構成するX本のビット線とを有する第2メモリ・セル・アレイと、

(ホ) 該第2メモリ・セル・アレイのX本のピット線に接続されたX本のデータ線を有する第3データ線と、

(へ)上記第3領域に隣接する上記半導体チップの第4

領域に形成され、上記第2データ線及び上記第3データ 線を入力として受け取り、出力がX本のデータ線を有す る第4データ線に接続され、上記第1メモリ・セル・ア レイの1つのワード線が不良であることを示す情報に応 答して、上記第2メモリ・セル・アレイからの第3デー タ線を上記第4データ線に接続する第2スイッチング手 段と、

(ト)上記第4領域に隣接する上記半導体チップの第5 領域に形成され、上記第4データ線を介して上記誤り訂 正ワードを受け取り、該誤り訂正ワードのデータ・ビッ トの誤りを上記チェック・ビットに基づいて訂正する誤 り訂正回路と、

(チ)上記第5領域に隣接する上記半導体チップの第6領域に形成され、該誤り訂正回路の出力に接続され、上記訂正後の誤り訂正ワードを受け取る出力手段とを備え、上記第1メモリ・セル・アレイの上記N本の複数冗長ビット線は、上記第1メモリ・セル・アレイ内の離れた位置に分かれて配置されていることを特徴とする。本発明に従う半導体チップに形成されたメモリは、

20 (イ)上記半導体チップの第1領域に形成され、複数本のワード線と、データ・ピット及びチェック・ピットを含む誤り訂正ワードを構成するX本のピット線と、N本の冗長ピット線とを有する第1メモリ・セル・アレイン

(ロ)上記X本のビット線に接続されたX本のデータ線及び上記N本の冗長ビット線に接続されたN本の冗長データ線を有するX+N本の第1データ線と、

(ハ)上記第1領域に隣接する上記半導体チップの第2 領域に形成され、上記X+N本の第1データ線を入力と して受け取り、出力が上記第1データ線のX本のデータ 線に対応するX本のデータ線を有する第2データ線に接 続され、上記第1データ線のX本のデータ線のうち上記 第1メモリ・セル・アレイの不良ビット線に接続されて いるデータ線のアドレスが入力されたことに応答して、 上記不良ビット線に接続されている上記データ線に対応 する上記第2データ線のデータ線に上記第1データ線の N本の冗長データ線の1つを接続する第1スイッチング 手段と、

(二)上記第2領域に隣接する上記半導体チップの第3 領域に形成され、複数本の冗長ワード線と、上記誤り訂 正ワードを構成するX本のビット線とを有する第2メモ リ・セル・アレイと、

(ホ) 該第2メモリ・セル・アレイのX本のビット線に接続されたX本のデータ線を有する第3データ線と、

(へ)上記第3領域に隣接する上記半導体チップの第4 領域に形成され、上記第2データ線及び上記第3データ 線を入力として受け取り、出力がX本のデータ線を有す る第4データ線に接続され、上記第1メモリ・セル・ア レイの1つのワード線が不良であることを示す情報に応 50 答して、上記第2メモリ・セル・アレイからの第3デー

16

18

タ線を上記第4データ線に接続する第2スイッチング手 段と、

(ト)上記第4領域に隣接する上記半導体チップの第5領域に形成され、上記第4データ線を介して上記誤り訂正ワードを受け取り、該誤り訂正ワードのデータ・ビットの誤りを上記チェック・ビットに基づいて訂正する誤り訂正回路と、

(チ)上記第5領域に隣接する上記半導体チップの第6 領域に形成され、該誤り訂正回路の出力に接続され、上 記訂正後の誤り訂正ワードを受け取る出力手段とを備 え、上記第1スイッチング手段は、上記第1データ線の X本のデータ線毎に設けたX個のデコーダを有し、該X 個のデコーダのそれぞれは第1入力、第2入力及び出力 を有し、上記第1データ線のX本のデータ線のそれぞれ はこれ毎に設けられた上記デコーダの第1入力に接続さ れ、各デコーダの第2入力は上記第1データ線のN本の 冗長データ線の1つに共通接続され、上記第1データ線 のX本のデータ線のうち上記第1メモリ・セル・アレイ の不良ビット線に接続されているデータ線のアドレスが 上記X個のデコーダに入力され、該データ線のアドレス に一致する1つのデコーダがこれの第2入力を出力に接 続することを特徴とする。そして、上記第1スイッチン グ手段は、上記第1データ線のX本のデータ線毎に設け たX個のデコーダを有し、該X個のデコーダのそれぞれ は第1入力、第2入力及び出力を有し、上記第1データ 線のX本のデータ線のそれぞれはこれ毎に設けられた上 記デコーダの第1入力に接続され、各デコーダの第2入 カは上記第1データ線のN本の冗長データ線の1つに共 通接続され、上記第1データ線のX本のデータ線のうち 上記第1メモリ・セル・アレイの不良ビット線に接続さ れているデータ線のアドレスが上記X個のデコーダに入 力され、該データ線のアドレスに一致する1つのデコー ダがこれの第2入力を出力に接続することを特徴とす る。そして、上記第1データ線のX本のデータ線のうち 上記第1メモリ・セル・アレイの不良ビット線に接続さ れているデータ線のアドレスがヒューズ手段に書き込ま れており、該ヒューズ手段は、上記第1メモリ・セル・ アレイの読み取り信号に応答して、上記データ線のアド レスを上記デコーダに供給することを特徴とする。そし て、上記デコーダは、上記第1入力及び上記出力の間に 接続された第1トランジスタ・スイッチと、上記第2入 力及び上記出力の間に接続された第2トランジスタ・ス イッチとを有し、該デコーダが上記データ線のアドレス により選択されたことに応答して、上記第1トランジス タ・スイッチをオフに切り替えそして上記第2トランジ スタ・スイッチをオンに切り替えることを特徴とする。 そして、上記第1メモリ・セル・アレイの複数本のワー ド線が上記半導体チップ上で第1方向に配設されてお り、上記第1メモリ・セル・アレイのX本のビット線及 びN本の冗長ピット線が上記第1方向に直交する第2方

向に配設されており、上記第1データ線が絶縁物層を挟 んで上記X本のピット線及びN本の冗長ビット線の上側 で上記第2方向に配設されており、上記第1データ線 が、上記X本のビット線及びN本の冗長ビット線に対し てジグザグ状に交差して配設されていることを特徴とす る。そして、上記第1データ線が、上記X本のピット線 及びN本の冗長ビット線に対して3度の角度でジグザグ 状に交差して配設されていることを特徴とする。そし て、上記誤り訂正回路が、上記誤り訂正ワードを受け取 る複数個のシンドローム・ジェネレータと、該複数個の シンドローム・ジェネレータからそれぞれのシンドロー ム・ビットを受け取るシンドローム・バスと、該シンド ローム・バスに接続されて上記シンドローム・ビットを 受け取り、上記誤り訂正ワードのデータ・ビットのどの データ・ビットが誤りであるかを判定する手段と、該判 定手段に接続され、上記誤りのあるデータ・ビットを反 転させる手段とを備えることを特徴とする。

【0016】本発明の更に別の1つの局面は、複数個の メモリ・チップを備えたウエハーを形成する製造プロセ スであって、前記複数個のメモリ・チップの各々が、X 個のメモリ・セルとY個の冗長セルとの両方と支援回路 とを含んでおり、前記Y個の冗長セルは前記X個のメモ リ・セルのうちの選択された障害メモリ・セルの代わり に用いるように置換することのできるセルであり、前記 支援回路は、メモリ・セル・アレイへデータを書き込 み、並びにそのメモリ・セル・アレイからデータを読み 出すための回路であり、更に、製造後に故障しているメ モリ・セルの個数であるNの関数である製造サイクルが 付随する製造プロセスにおいて、前記製造サイクルの初 30 期において、前記各メモリ・チップの前記支援回路に誤 り訂正符号回路ブロックを備えるようにし、該誤り訂正 符号回路プロックをそのメモリ・チップの一側辺から他 側辺へと延在する領域の内部に配設するようにし、該領 域には前記誤り訂正符号回路プロック以外の回路を設け ないようにするステップと、前記製造サイクルの後期に おいて、この製造プロセスによって発生した故障メモリ ・セルの個数Nが冗長セルの個数Yと略々等しいかそれ より小さくなったときに、この製造プロセスによって以 後製造されるメモリ・チップから、前記誤り訂正符号回 路ブロックを除去するステップと、を含んでいるウエハ ーを形成する製造プロセスである。

【0017】本発明の更に別の1つの局面は、メモリ・チップであって、複数本のワード線と複数本のピット線とによって相互接続された複数のメモリ・セルから成るメモリ・セル・アレイと、複数本の冗長ピット線と、前記複数本のピット線のうちの第1所定本数のピット線を同時にアドレスして複数ピット・ワードにアクセスすると共に、前記複数本の冗長ピット線のうちの第2所定本数の冗長ピット線を同時にアドレスするアドレス手段と、前記複数本のピット線のうちの前記第1所定本数の

ビット線と、前記複数本の冗長ビット線のうちの前記第 2 所定本数の冗長ビット線とに少なくとも結合されている第 1 の複数本のデータ線と、前記第 1 の複数本のデータ線の本数より少ない本数が備えられている、第 2 の複数本のデータ線と、前記複数本のビット線のうちの前記第 1 所定本数のビット線のうちの任意の 1 本ないし複数本のビット線の代わりに、前記複数本の冗長ビット線のうちの前記第 2 所定本数の冗長ビット線のうちの 1 本ないし複数本の冗長ビット線を用いるようにする置換を行ない、且つその置換した冗長ビット線からの信号を前記複数ビット・ワードの夫々のビットとして送出するスイッチング手段と、を含んでいるメモリ・チップである。

【0018】本発明の更に別の1つの局面は、複数のメモリ・セルを有する基板上に形成されたメモリ・アレイであって、それら複数のメモリ・セルが、第1方向に配設された複数本のワード線と、該複数本のワード線の上に該第1方向に対して略々直角をなす第2方向に配設された複数本のピット線とによって相互接続されているものにおいて、複数本のデータ線を前記複数本のピット線の上に、ジグザグ形状のパターンで前記第2方向に配設することによって、それらデータ線とそれらピット線との間の容量性結合を小さくしてあるメモリ・アレイである。

【0019】本発明の更に別の1つの局面は、メモリ・ チップであって、このメモリ・チップの第1部分に配設 され複数本のビット線と複数本のワード線とによって相 互接続された複数のメモリ・セルから成る第1のセル・ アレイであって前記複数本のビット線に結合していてそ れら複数本のピット線から得られる第1の大きさの差分 信号を検出することによって前記複数のメモリ・セルの 夫々のセルの読み取りを行なう複数のセンスアンプを含 んでいる第1のセル・アレイと、このメモリ・チップの 前記第1部分から離隔した第2部分に配設され複数本の ピット線と複数本のワード線とによって相互接続された 複数の冗長セルから成る第2のセル・アレイであって前 記複数本のピット線に結合していてそれら複数本のビッ ト線から得られる前記第1の大きさより大きい第2の大 きさの差分信号を検出することによって前記複数の冗長 セルの夫々のセルの読み取りを行なう複数のセンスアン プを含んでいる第2のセル・アレイと、を含んでいるメ モリ・チップである。

【0020】本発明の更に別の1つの局面は、複数の外部制御信号の夫々を受け取る複数の入力部である第1入力部と、アクセスすべき所与のメモリ・セルのアドレスを通常は示している第1アドレス信号を受け取る複数のアドレス入力部である第2入力部とを備えた、複数の動作モードをサポートするメモリにおいて、所与のメモリ・アクセス・サイクルの動作モードを設定するための方法であって、所与のメモリ・アクセス・サイクル中に前記複数の外部制御信号のうちの少なくとも1つの外部制

御信号を受け取り、その受け取った少なくとも1つの外部制御信号に基づいて、該所与のメモリ・アクセス・サイクル中の、複数のアドレス入力部である前記第2入力部が前記第1アドレス信号を受け取らない期間を判定するステップと、該期間中に、複数のアドレス入力部である前記第2入力部にアクセスして、該所与のメモリ・アクセス・サイクル中にこのメモリが動作すべき前記複数の動作モードのうちの1つの動作モードを表わす第2アドレス信号を受け取るステップと、前記第2アドレス信号をデコードして、該所与のメモリ・アクセス・サイクル中にこのメモリが動作すべき前記複数の動作モードのうちの前記1つの動作モードに、このメモリを設定するステップと、を含んでいる方法である。

[0021]

【実施例】図1に示すように、本発明に係るメモリ・チ ップ100は4つのクォドラント(4分の1領域)QU ADO~QUAD3を含んでいる。後に更に詳細に説明 するが、それらクォドラントの各々は約400万個の記 **憶用のセル(4Mb)を有している。従ってこのメモリ** ・チップ100は、約1600万ピット(16Mb)の セルを有するものである。それらメモリ・セルは一般的 な「ワン・デパイス」DRAM型のもの(即ち1個のF ETの、そのゲートをワード線に、そのドレインをビッ ト線に、そしてそのソースを電荷蓄積用キャパシタに接 続し、ビット線に接続されているセンスアンプがそのキ ャパシタからの電圧を基準セルからの電圧と比較するこ とによって、記憶されている論理状態が判別されるよう にしたもの)であって、これについては、1968年6 月にデナード(Dennard) に対して発行され IBM社に 譲渡された米国特許第3387286号に総括的に記載 30 されている。それらメモリ・セルは、多数ある公知の技 法のいずれを用いて構成したものであっても良いのであ るが、基板-極板セル(即ち、電荷蓄積用キャパシタの 電荷蓄積用極板を、エピタキシャル層を貫通してその下 の電荷蓄積用極板を形成している基板まで延在している トレンチの中に、ドーピングを施したポリを設けること によって形成したもの。これについては、1989年1 月にケニー (Kenney) に対して発行され I B M社に譲渡 された米国特許第4801988号を参照されたい。

40 尚、同米国特許の教示は、この言及を持って本明細書に 包含する)を採用するのが好ましい。更にまた、このチップのアーキテクチャは、ここでは16Mbの場合について説明するが、いかなる密度のメモリ・チップに対しても、適用可能なものであることを承知されたい。

【0022】クォドラントの各々は、そのクォドラントに専用の支援回路を備えており、この支援回路は、そのクォドラントの複数のアレイと、I/Oパッド50との間に配設されている。支援回路には、ビット冗長データ・ステアリング10、ワード冗長アレイ20、誤り訂正回路(ECC)30、それにSRAM40が含まれてい

る。後に更に詳細に説明するように、これら機能ブロッ クは、概して「パイプライン」方式で配設してある。即 ち、これら機能プロックの配設位置は、これら機能プロ ックが夫々の論理機能を実行する概略の順番に合わせて 定めてある。ECC30は、QUAD3のメモリ・セル とワード冗長アレイ20とのいずれか一方から入力を受 け取って、訂正処理済のビットをSRAM40へ送出す るものであり、そしてこのSRAM40は、選択したビ ットを I / Oパッド50へ送出する。このようにロジッ クをパイプライン方式で配設したため、機能ブロックの レイアウトが簡明化されると共に、1つのロジック・ブ ロックから次のロジック・ブロックへの配線の長さによ って生じる動作遅延が最小限に抑えられている。このこ とは、オンチップECCを組み込む場合には、その回路 によって追加されるアクセス遅延を最小限に抑えるとい う意味で特に重要なことである。

【0023】その他の周辺回路(例えばアドレス・デコ ーダ、パッファ、クロック・ジェネレータ、等々)は、 このチップの中央を通って縦と横とに並べて配置してあ り、それによってこのチップの性能及び信頼性の最適化 を図っている。I/Oパッド50は、チップの中央に配 置してあり、それによって、諸々の信号を夫々の周辺回 路並びにアレイへ伝達する際には、このチップの長さの 半分の距離を伝達させるだけで良いようにし、RC配線 遅延を非常に小さなものとしてある。更に、全ての外部 I/O信号は、各クォドラントごとに個別にバッファす るようにしてあり(即ち、クォドラントの各々に、その クォドラントに専用のバッファを備えてある)、それに よって、容量負荷を低下させると共に、夫々のチップ領 域を絶縁して部分信頼性を向上させてある。従って、ク ォドラントQUAD0~QUAD3の各々が完全に別個 の4 M b チップとして動作するようにしてある。

【0024】図2は、図1のクォドラントQUAD3の 拡大図である。各クォドラントは4つの1メガビット・ ブロック B 1 ~ B 4 に分けてあり、それら 1 メガビット ·ブロックの各々は、2つの512Kbのメモリ・セル のセグメントから構成してある。従って、各クォドラン トは8つのセグメントS1~S8を備えている。また、 各クォドラントは4096本のワード線を含んでいる (ワード線のレイアウトは、矢印WLで示すとおりであ る)。各セグメントS1~S8は、1112対のビット 線対を含んでおり、それらピット線対の夫々のセグメン ト内におけるレイアウトは矢印BLで示すとおりであ る。各プロックB1~B4は、そのブロックに専用のセ ンスアンプの組SA1~SA4を備えており、それらセ ンスアンプの組は、物理的には各ブロックの夫々のセグ メントとセグメントとの間に配置されている。ワード線 のためのアドレス・デコーダは、次の各部分から構成さ れている。即ち、1群のワード線を選択するための、こ のチップを横断して並設した複数のワード・システム・

プリデコーダ62A、62Bと、クォドラントの中の4096本のワード線のうちから2本を選択するための、このチップを上下に縦断して並設した4096個のワード・デコーダ64A、64Bとから構成されている。図1に示すように、ビット・デコーダBDECは、このチップの中央に配設されており、2個の互いに同一構造で互いに独立したデコーダを包含したものとしてある。それら2個のデコーダは、互いに隣接したクォドラントの夫々のブロックに結合されている。また、実際には、それらデコーダは全て標準的なNORノード型のものとしてある。

【0025】図3は、図1及び図2の諸々の機能ブロッ

クの間の相互関係、並びにそれらブロックの全体として の動作を示すロジック図である。外部からの行イネーブ ル (row enable) 信号である行イネーブル・フェイズ信 号(RE)が低レベルへ移行することによって、このチ ップは動作を開始し、動作を開始したならば先ず最初 に、ワード線のデコードに関係した内部クロック・ジェ ネレータ(RE・PHASES) 70が始動される。そ 20 れらの複数の信号のうちの1つが、「1/4ブロック選 択」(1/4・BLOCK・SELECT) 72をイネ ーブルし、この「1/4プロック選択」72は、このチ ップ上に設けられているアドレス・バッファ並びに真/ 補数ジェネレータ(不図示)から、アドレスの最下位の 2桁に相当する信号A9とA10とを受け取る。「1/ 4プロック選択」72は、各クォドラントの中の409 6本のワード線のうちの1024本から成るワード線群 を1つ選択するものである。また、この「1/4プロッ ク選択」72はイネーブル信号Eを送出し、このイネー ブル信号Eは、複数のプリデコーダ(ROW・PRE・ DEC) 74と、その選択したブロックの中の夫々51 2本づつのワード線に各々が対応している複数のデコー ダ群(WDEC)76A~76Dの、その各々のデコー ダ群のうちから1つづつのデコーダとを、イネーブルす るものである。それらプリデコーダ並びにそれらデコー ダの両方によって、アドレス信号A0~A8がデコード され、そしてそれによって、512本のワード線から成 る各セグメントのうちの1本のワード線が選択される。 【0026】図4は、本発明のセンス・システムの詳細 40 な回路図を示す。選択したワード線WL上の電圧が立ち 下がることによって、P形MOS・FET (P09) が ターンオンする。すると、キャパシタCS1に蓄積され ていた電荷がビット線BTへ転送される。このビット線 は、1988年7月にイトウ(Itoh)に対して再発行さ れ日立社に譲渡された米国再発行特許第RE32708 号に記載されている種類の、折返し形ピット線である。 従って、センスアンプは、互いに隣接する2本のビット 線BTとBCとに結合されており、また本実施例では、 基準ワード線RL2が立ち下がることによって、ピット 50 線BCへ基準電圧が供給されるようにしている。ワード

線Wしが立ち下がった後に、RE・PHASES70からの信号SETNが立ち下がり、それによって、センスアンプ71の、n型ラッチ71Nとp型ラッチ71Pとがセットされる。n型ラッチ71は、ビット線BTとBCとを、選択されたメモリ・セルに蓄積されている電荷の関数として、互いに反対の状態(高電位状態と低電位状態)へ駆動するものである。そしてp型ラッチ71Pは、それらビット線BTとBCを、それらの高電位ないし低電位の状態にラッチするものである。

【0027】これより再び図3を参照して説明するが、 以上の動作は、1つのクォドラントの中にある1112 対のビット線対(後に説明するように、それらのうちに は冗長ビット線も含まれている)の全てにおいて実行さ れるものであることに注意されたい。続く次の重要なス テップは、ビット線デコード動作を実行することであ る。このデコードは2つの重要な要素を含んでいる。外 部クロックである列イネーブル (column enable) 信号 CEが立ち下がることによって、このピット・デコード 動作が開始される。そのときに供給されている11個の アドレス・ビットのうちの、最上位のビットA7からA 10までが、列デコーダ(COL・DEC) 82によっ てデコードされる。列デコーダ82は、16者択1のデ コードを行ない、それによって、各クォドラントの11 12対のビット線対のうちから139対のビット線対が 選出される。そして、再び図4に関して説明すると、1 39対のビット線対BT、BCはBSG信号が立ち上が ることによってデータ線に結合される。即ち、BSG信 号が立ち上がるとパス・トランジスタN15、N16が ターンオンされ、そしてそれらトランジスタN15、N 16がそれらビット線をデータ線(図4には示していな い)に結合するのである。更に、冗長構成による置換 や、誤り訂正が行なわれた後に、ECC20によって訂 正処理を施された128ピットが、SRAM40AとS RAM40Bとに記憶される。また、残りのアドレス・ ビットA1~A6は列プリデコーダ84によってデコー ドされ、それによって128ビットのうちから2ビット (SRAM40AとSRAM40Bとから各1ビットづ つ)が選出される。最後に残るアドレス・ビットA0 は、「データ入出力及びマルチプレクシング・ブロッ ク」(DATA・I/O・AND・MUX) 40Cによ ってデコードされ、それによって、それら2ビットのう ちの1ピットが第1の出力用 I/O(I/O・1)へ送 出される。またこれとは別の方法として、この最後のデ コードを実行しないようにする方法もあり、その場合に は、第2の出力用ピンI/O(I/O・2)を使用する ことによって、それら2つのビットの両方を出力するよ うにすることができる。更にこれとも別の方法として、 米国特許第4845664号(1989年7月にアイケ ルマン・ジュニアら (Aichelmann, Jr. et al) に対し て発行されIBM社に譲渡された特許であり、この言及 をもって同米国特許の教示は本開示に包含する)に詳細に説明されているように、それら2つのピットの双方を、信号T(これはこの出力モードを指定する信号である)と信号DS(これは、当該クォドラントに関してそれら2つのピットのうちのいずれを先に出力すべきかを指定する信号である)との制御の下に、単一のピンI/O(I/O・1) ヘシーケンシャルに送出するようにすることもできる。

【0028】以下の説明においては、このチップへのアドレスが、11個の行アドレス・ビットと11個の列アドレス・ピットとを用いて(これを11/11と表わす)行なわれたものとして説明をする。ただし、発明の名称を「低電力アドレス・システム(Low Power Addressing Systems)とした、1990年12月2日付でバースら(Barth et al)によって出願されIBM社に譲渡された米国特許第4999815号に説明されているように、このチップへのアドレスは、12/10のアドレス方式を用いて行なうことも可能である。

【0029】本発明のメモリ・チップ・アーキテクチャ 20 の特徴の多くは、オンチップECCの機能にあるため、 これより図5~図7を参照して、このオンチップECC のシステムの説明をする。

【0030】本発明における読出しサイクルないし書込みサイクルは、その全でが「取出し」動作によって始まり(これはデータがDRAMからECCを介してSRAMへ転送される動作である)、そして「書戻し」動作によって終わる(これはデータがSRAMからECCを介してDRAMへ転送される動作である)ものとなっている。

【0031】ECCブロック30は、二重誤り検出/単 一誤り訂正(DED/SEC)の能力を有する、奇数重 み形のハミング符号を採用している。その他の種類の符 号(例えば水平垂直パリティ等)を採用することも可能 ではあるが、奇数重み形ハミング符号が好ましい理由 は、極めて低廉なコストで非常に優れた誤りへの対処を することができるからである(奇数重み形ECC符号と その他の符号との比較対照の詳細については、題名を 「フォールト・トレラント・ダイナミックRAMのため のオンチップ誤り訂正符号のコスト解析」としたN. ジ ャワラらの論文 (article by N. Jarwala et al entitl ed "Cost Analysis of On Chip Error Control Coding for Fault Tolerant Dynamic RAMs," Proceedings of t he Seventeenth International Symposium on Fault-To lerant Computing, Pittsb. PA, July6-8 1987, pp. 27 8-283)を参照されたい。本実施例においては、データ ・ワードのピット数には128ビットを採用しており、 この場合に必要なチェック・ビットの個数は9ビットで あり、従って、誤り訂正ワード(ECW)の全体として は137ビットになっている。

【0032】図5に示すように、ECCブロック30

は、9つのシンドローム・ジェネレータ30S1~30 S9から構成したものである。シンドローム・ジェネレ ータ30S1の中に示してあるように、各シンドローム ・ジェネレータは3段式の排他的OR (XOR) ロジッ ク・ツリーから構成されている。このロジック・ツリー の第1段(15)は、第1組の複数の4入力XORゲー トから構成されている。また第2段(2S)は、おおむ ね4個の4入力XORゲートから構成される。そして最 終段(3S)は1個の4入力XORゲートである。ここ で注意して頂きたいことは、複数備えられているシンド ローム・ジェネレータ30S1~30S9は、その入力 の個数を夫々に異ならせてある(具体的には、夫々、5 1、59、59、59、55、59、60、47、及び 56としてある)ということであり、これによって接続 配線のレイアウトの最適化を図っているのである。この ように3段式に配列されたXORゲートによって、12 8個のデータ・ビットのある1つの部分集合のパリティ が発生されるようにしてある。そして、発生されたパリ ティ・ピットは、当該部分集合に対応する、記憶されて いたチェック・ビットと比較される。シンドローム・ジ ェネレータ30S1の第3段から送出される出力ビット は1シンドローム・ビットであり、このシンドローム・ ビットは、9ビットのシンドローム・バス32の対応す る1本の線に結合される。シンドローム・ジェネレータ 30S1~30S9の各々の第1段へ入力される複数の 入力は、128個のデータ・ビットの中のある1つの部 分集合を構成している。ある1つのシンドローム・ジェ ネレータが受け取るデータ・ビットの部分集合は、その 他のシンドローム・ジェネレータのものとは異なった独 自の部分集合としてあり、それら部分集合は、誤り訂正 符号の必要条件を満たすように定められている。即ち、 それらXOR入力は、ここに採用した誤り訂正符号を規 定するパリティ・チェック・マトリクスに従った、12 8ビットのデータ・ワードの中の所定の部分集合のパリ ティを、算出するように配線されているのである。

【0033】 このメモリ・チップへデータの書込みを行なうときには、128ビットのデータ・ワードを、このメモリ・チップのI/OパッドからSRAMレジスタ40Cへ書き込むようにする。128個のデータ・ピットから成るこのデータ・ワードは、外部行イネーブル信号REの立上りエッジでECCシステムの中へ転送されて、シンドローム・ジェネレータ30S1~30S9の入力部へ入力される。このとき、それらシンドローム・ジェネレータ30S1~30S9の全入力部のうちの、残る9つの入力部は、論理状態「0」に保持されている。そして夫々のチェック・ビットが発生されたならば、それらのチェック・ビットはシンドローム・バス32からスイッチSWと複数のインバータ34とを介してDRAMの複数本のデータ線に結合される。そしてこれらの、128個のデータ・ビットと9個のチェック・ビ

ットとの双方が、それらデータ線DLを介してDRAM のアレイへ書戻される。

【0034】取出し動作を行なうときには、128個の データ・ビットと9個のチェック・ビットとから成るE CWを、既に説明したようにして、DRAMアレイから 読み出す。この読み出したデータは、夫々のビット線と ECCシステムとの間に結合されている137本のデー タ線DL上へ送出する。先に説明した、この128ピッ トのデータ・ワードの中の夫々の部分集合と同じ複数の 部分集合によって、合計9個のチェック・ビットを発生 する。続いて、これら新たに発生したチェック・ビット と、それら128個のデータ・ビットを最初にこのチッ プに書き込んだときに、それら128個のデータ・ビッ トについて予め記憶しておいたチェック・ビットとの間 の比較を行なう。この比較は、シンドローム・ジェネレ ータの夫々の出力部(不図示)において、1つ1つのビ ットごとにXOR演算を実行することによって行なう。 この比較の結果発生する9個のシンドローム・ピット は、誤りシンドローム・アドレスを表わすものである。 20 このシンドローム・データは9ビットのシンドローム・ バス32上へ送出し、そして、このシンドローム・デー タの2進値は、128個のNORデバイス36 (即ちデ ータ・ビット1個につき1個づつのNORデバイス)に よりデコードするようにしてあり、それによって、不良 ピットの位置を(即ち、どのデータ・ピットが不良か を)表わすようになっている。137個のピットから成 るECWの中に誤りが1つもなかった場合には、新たに 発生した複数のチェック・ビットは、当該データ・ビッ トを最初に書き込んだときに記憶しておいた複数のチェ ック・ビットと同じものとなっており、この場合には、 結果的に発生されるシンドローム・アドレスは「0」に なる。誤りが有った場合には、シンドローム・バス32 は、不良ビットの位置を示す9ビットのアドレス信号 (1/128) を供給し、そして該当する位置にあるN ORデコーダ36が、誤りフラグ・ビットEBを発生す ることになる。128個のNORデコーダ36からの夫 々の出力は、128個のXORゲート38において、1 28個のデータ・ピットの夫々との間でXOR (排他的 論理和)が取られ、これによって、あるデータ・ビット に対応した誤りビットEBが活性化されていた場合に は、そのデータ・ビットを反転する。そして、それら1 28個の2入力XORデバイス38の各々からの出力 が、128ビットのSRAMレジスタを駆動し、それに よって、誤り無しのデータ・ビットがこのSRAMレジ スタに供給されるようになっている。

【0035】実際問題としては、シンドローム・ジェネレータ30S1~30S9の中のXORゲートは、従来の任意の種類のロジックを用いて構成することのできるものであるが、差動カスコード電圧スイッチ(DCV 50 S)ロジックを用いるのが好ましい。DCVSは、19

86年2月にグリフィンら(Griffin et al)に対して発行された米国特許第4570084号(同米国特許の教示はこの言及により本開示に包含する)に詳細に説明されている。図7はDCVS形の4入力XORの回路図である。トランジスタT2~T15によって、4入力XORの機能を有するN形の組合せロジックを形成しており、この4入力XORには、AT、ACからDT、DCまでの差動入力部を備えている。フェイズ信号PCが駆動されてハイ状態とされたならば、差分信号A、B、C、及びDの排他的論理和(XOR)である差分出力を、トランジスタT16、T17、T20、及びT21によって形成されているインパータによって駆動して、ノードQT及びQCに発生する。また、トランジスタT18及びT22がソフト・ラッチ作用することによって、リークに対する防護をなしている。

【0036】DCVSロジックを用いる理由は、高スイ ッチング速度であることと、優れたテスト容易性(テス タビリティ)を有することとの、2つを兼ね備えている からである。第1段S1に入力データ・ビットを受け取 ってから訂正処理済データをSRAMへ転送するまでの 合計遅延は、5ナノ秒程度となっている。前述のジャワ ラ論文の中で指摘されているように、過去においてオン チップECCが採用されなかった主な理由の1つに、オ ンチップECCとしたならば、それによって合計アクセ ス・サイクルに追加される遅延が余りにも大きいという ことがあった。本実施例のECC回路は、DCVSロジ ックを用いることによって、アクセスに関する大きな代 償を払うことなく歩留り並びに訂正に関するECCの利 点が得られる程度にまで、この遅延を短縮している。更 には、ECCロジックが100%のテスト容易性を発揮 し得るようにもしている。即ち、図5及び図6に示すよ うに、SRAM40の一部分40Dを介して、9個のチ エック・ビットに個別にアクセスできるようにしている のである。図5に示すように、1テスト・サイクルの間 にスイッチSWの切替位置を変化させることによって、 シンドローム・バス32上に送出されているチェック・ ビットを無視して、テスト用のチェック・ビットを直 接、SRAM40Dからデータ線DL上へ書き込むこと ができるようにしてある。データ・ビットの様々な組合 せ(テスト・ベクトル)に対応したチェック・ピットを 外部から設定することによって、ECCロジック・シス テムを関与させることなく、DRAMの複数のメモリ・ セルを個別にテストすることができるようになってい る。更にはECCロジックを迅速にテストすることも可 能となっており、これは、DCVSロジックの諸々の故 障モードが固有の特性を有することによるものである。 即ち、DCVSロジックの2つのゲートからの夫々の出 力は、セット状態になるまでは共に「0」となってお り、そしてセット状態となったならば、それら出力うち の一方が、しかも一方のみが「1」になるものである。

もしこのロジックが故障したならば、それら出力は、一方のみが「1」になるはずのところが、共に「1」となるか、あるいは共に「0」となり、これらの状態がロジックの中を伝播されることによって、障害検出が容易に行なわれるのである。

【0037】以上で、ECCプロック30の説明を終了する。次に、本発明における冗長システムについて、図8~図12を参照して説明する。

【0038】ピット線冗長構成の動作を説明するについ 10 ては、その前に先ず、本発明におけるデータ線の構成に ついて理解しておく必要がある。ここまでの説明では、 データ線については、単に、アレイの複数本のピット線 をECCシステムの複数の入力部に接続している、複数 本の線であると説明しただけであった。しかしながら実 際には、それらデータ線は、3つの要素に分かれてい る。それら3つの要素とは、プリデータ線(PDL) と、中間データ線(MDL)と、全データ線(DL)と である。PDLは、アレイの中のビット線に接続してい る。MDLは、PDLと冗長PDLとを組合せたものに 20 接続する。DLは、MDLか、あるいはワード線冗長構 成からのビット線かの、いずれかに接続するものであ り、ECCシステムの入力部に結合している。複数本の PDLは、物理的には、メモリ・アレイの上に重ねた第 2レベルの金属内に形成されている。それらPDLは、 選択されたワード線に対して直角に延在していなければ ならず、従って第1金属ビット線に対しては平行でなけ ればならない。もし、それらPDLが直線状である場合 には、1つの金属ビット線は、そのPDLに対して大き な容量性結合を有することになる。実際には、それらP DLの下にあるアレイの中のメモリ・セルがセンスされ ている間に、それらPDLが状態を変えてしまうような ことはないが、しかしながら、特に、追加された負荷が バランスしていないような場合には、その直流寄生成分 のみでもセンスアンプを妨害するには充分である。そこ で、所与の1本のビット線に対する容量性結合を小さく 抑えるために、PDLを、アレイの上をジグザグ状に横 断するように形成してある。PDLが1つのセグメント を横断する長さは、PDL間の間隔と比較して極めて長 いため、PDLがビット線と交わる角度は、僅かに3度 でしかない。そのため、PDLの長さは殆ど長くなって はいない。所期の16分の1にまで減少しているような 最悪の装荷の場合を除外すれば、その装荷は両方のビッ ト線の間でバランスし、従ってその結合はアライメント に不感のものとなっている。以上は、図15(1つのセ グメント全体のPDLを示す)と図16(図15の拡大 図であって、白っぽい線は第1金属(M1)ピット線、 それより黒っぽい線がPDLである)とに示すとおりで ある。更に付記すると、MDLはPDLスイッチとDL との間に形成しており、DLはMDLスイッチとECC 50 との間に形成してある。従って、これら3組のデータ線

とそれらに組み合わせたスイッチとは、ロジック・ブロックのパイプライン方式のレイアウトに即したものとなっており、即ち、これら3組のデータ線もまた、略々パイプライン方式でレイアウトされている。

【0039】既に述べたように、クォドラントの各々は、1112ビット線対の幅としてある。これら1112対のうちの16対のビット線対が、冗長ビット線対であり、また、それら冗長ビット線対は同時に2つのプロックの置換に用いられるようにしてあり、その結果、冗長ビット線対の要素は32となっている。

【0040】図8は、ビット冗長システムのブロック図である。4つある冗長ビット線ブロックRBLA、RBLB、RBLC、及びRBLDは、その各々のブロックを、8本の冗長ビット線から成るビット線群としてあり、またそれら冗長ビット線は、互いに隣接するアレイ・ブロックの間で共用されるようにしてある。特に、冗長ビット線ブロックどうしは、夫々のアレイ・ブロックの中においては、互いに物理的に離隔させて配置してある。このようにしたのは、ビット線冗長構成の信頼性を高めるためであり、即ち、1つのビット線群の冗長セルが例えばパターンの欠陥等の原因により故障セルとなってしまった場合にも、それと同一の欠陥を原因として、他の冗長ビット線群に機能障害が発生する見込みを、低減しておくためである。

【0041】各クォドラントは139本のPDLを備えている。それら139本のうちの、137本のPDLは、ECW(ECWは128個のデータ・ビットと9個のチェック・ビットとから成る)をサポートしており、また2本のPDLはビット線冗長構成をサポートしている。図8に示すように、それら2本のPDL(RPDL1、RPDL2)は互いに離隔した位置に配設してある。

【0042】各クォドラントは更に複数のヒューズ・バンクを備えている。それらヒューズ・バンクは、一対の 冗長ビット線対につき2つづつ設けており、1つのクォドラントには合計32のバンクを備えている。各ヒューズ・バンクは8個のヒューズを含んでいる。ヒューズ・バンクは、図8には、要素12A、12Bとして示して ある。

【0043】以上のビット冗長構成の作用は以下のとお 40 Aの、上記8つのデコーダ群のうちのどの群がアドレス りである。即ち、テストを行なった際に不良ビット線を 検出したならば、適用可能な冗長ビット線(同一のブロックの同一の側の略々同一の位置にある冗長ビット線) に対応したヒューズ・バンクに対し、その冗長ビット線 が不良ビット線に置き換わるようにプログラムする。従 なり、それによって(137個の)デコーダのうちから、該当する群に所属する1個のデコーダを選択する。 オし、これが不良ビット線のアドレスをレプリケートするようプログラムするという方法を取っていたが、本発明においては、プログラムを施したヒューズ・バンクそ れ自体の識別が、置換すべきビット線のアドレスを表わ 50 わりに、冗長PDLを代用することになる。従って、本

すようにしている。即ち、このヒューズ・バンクは、そ のビット・アドレス信号を受け取るようハード的に配線 されている。そして、その受け取ったピット・アドレス 信号が、その選択した論理状態に該当していたならば、 その選択ヒューズ・ベイを読み出す。それらのヒューズ に熔断によって設定されている論理状態は、その不良ビ ット線が結合したPDLのアドレスを示している。特 に、この動作は、その指示されたビット線が不良ビット 線であるか否かとは無関係に、各サイクルごとに生じ 10 る。そして、その指示されたビット線が不良でなかった 場合には、該当するヒューズ・バンクのプログラムを解 除するようにしている。図8に示すように、受け取った アドレスが不良ビット線のアドレスであった場合には、 該当するヒューズ・ベイの複数のヒューズの状態を、8 本の出力線14Aまたは14Bを介して、ビット冗長プ リデコーダ16Aまたは16Bへ転送し、それらのプリ デコーダ16A、16Bは、転送されてきた8個のヒュ ーズ信号を、15個のプリデコード化出力信号へ変換 し、そしてそれらの出力信号を、ビット冗長ステアリン 20 グ・ブロック10A、10Bがデコードする。

【0044】図9は、ステアリング・ブロック10A、 10日の詳細なプロック図である。これらステアリング ・ブロックの各々は、2段階のデコーダを備えている。 各ステアリング・ブロック10A、10Bにおいて、そ の第1段をなすデコーダ110A、110Bは、1/8 デコード機能を有するものであり、また、それら各ステ アリング・ブロック10A、10Bの第2段をなすデコ ーダの組112A、112Bは、1/16デコードを実 行するものである。第2段をなすこのデコーダの組に 30 は、137個の別個のデコーダ(例えば112A1、1 12A2等)が含まれており、それらデコーダの1つ1 つが、PDLの1本づつに組合わされている。それら1 37個のデコーダはグループ分けされており、その内訳 は、18個のデコーダからなる群(グループ)が4つ、 17個のデコーダからなる群が1つ、それに16個のデ コーダからなる群が3つである。第1段のデコーダ11 0 Aは、プリデコーダ16 Aから送出される15個のデ コード化信号のうちの6個を受け取り、それら6個の信 号をデコードすることによって、複数のデコーダ112 Aの、上記8つのデコーダ群のうちのどの群がアドレス されているのかを解読する。その選択されたデコーダ群 に所属している複数のデコーダ112Aは、プリデコー ダ16Aから送出されている、15個のデコード化アド レス信号の全てを、信号の組合せとして受け取ることに なり、それによって(137個の)デコーダのうちか ら、該当する群に所属する1個のデコーダを選択する。 あるデコーダが選択されたならば、そのデコーダはター ンオンし、それによってそれに対応したMDLを、選択 したPDLから切断し、そしてその切断したPDLの代 発明に係るビット線冗長構成は、アレイ中の任意のビット線の代わりをする置換を可能としており、またその置換に伴うオーバヘッドは非常に少なく、アクセス遅延も小さく、しかもこの置換を行なうには、故障しているビット線に接続しているPDLに代えて冗長PDLを用いるようにするためのスイッチングを行なうだけで良いのである。

【0045】図10は、複数のデコーダ112Aのうちの1つのデコーダ112A1を詳細に示したものである。図中のDECと記したプロックは、先に説明したデコード機能を提供している。このDECの出力がハイ状態にあるとき(これは、デコーダ112A1が選択されたことを表わす状態である)には、冗長PDL(RPDL)がMDLに接続されている必要がある。そのため、DECがハイ状態にあるときには、トランジスタTTN1及びTTP1がターンオンしていることによって、RPDLをMDLの入力部へ通すようにしている。一方、DECがロー状態にあるときには冗長構成を起動しないため、トランジスタTTN1及びTTP1がオフ状態のままである一方で、トランジスタTTN2及びTTP2はターンオンしているようにすることによって、PDLの方がMDLの入力部に結合するようにしている。

【0046】以上に説明したピット冗長システムにおいては、137本のMDLは、ワード冗長システム20を通った後に、ECC30へ入力されるようにしてある。このワード冗長システムについて、これより図11~図13を参照して説明する。

【0047】ワード冗長構成のアレイ20は、24本のワード線×1096対のビット線対によって構成してあり、それらのワード線及びビット線は、DRAMのアレイとは独立して動作するようにしてある。このアレイ20には、真のデータと、それに対して相補的なデータとの両方を記憶するようにした、ツイン・セル式のアーキテクチャを採用している。このアレイ20の規模をこのように小さなものとしたため、ツイン・セル領域を設けるための追加のコストも、支援回路を設けるためのコストと較べて、比較的小さなもので済むようになっている。

【0048】チップ上の、この冗長ワード線アレイ20の形成領域を、メイン・メモリ・アレイからは離隔した領域としたことによって、信頼性が向上しており、その理由は、これによって、この冗長アレイ20が、メモリ・アレイ内に存在するパターン欠陥等からの影響をより受け難くなっていることにある。これは、ワード冗長構成をECCシステムと組合せて用いる場合には特に重要なことであり、なぜならば、ECCを採用した場合には、ワード冗長構成の歩留りの悪さの影響が相対的に増大するからである。更には、複数の冗長ワード線を、クォドラントのある特定のセグメント内に形成しないようにしているため、それら冗長ワード線を、そのクォドラ

ントの中のどの障害ワード線の代わりとしても、置換することができるようになっている。

【0049】オンチップECCと組合せた使用に最適化 したこのワード冗長システムのもう1つの特質は、ツイ ン・セル式のアレイを採用したことにある。図11に示 すように、各冗長ワード線RWL0、RWL1は、各ビ ット線上のメモリ・セルに結合している。従って、各ワ ード線は、ハイ状態とロー状態とを記憶している2つの メモリ・セルに結合している。所与のあるワード線が選 10 択されたならば、そのワード線がターンオンすることに よって、2本のビット線の夫々がそれらのハイの値とロ 一の値とにセットされる。特に、この点に関しては、メ イン・メモリとは異なった方式としてあるわけであっ て、即ち、メイン・メモリではダミー・セルを用いて比 較用の電圧を作り出す方式としている。ツイン・セル式 の構成では、フルの「1」とフルの「0」とがセンスア ンプへ供給されるため、そのセンスアンプが夫々の状態 を誤ってセンスする可能性は最小限となっている。また それと同時に、センス動作のためフル論理レベルが提供 されることから、センスアンプがセット状態になるまで 20 の時間も短縮されている。更にそれと同時に、このアレ イの奥行き寸法を僅かにワード線24本分としてあるこ とから、ビット線の長さが非常に短くて済んでおり、そ のためビット線の転送速度が高速となり、センス動作が 更に優れたものとなっている。

【0050】以上に説明した特質以外に関しては、この 冗長ワード線アレイの具体的な動作方式は、現行の種々 の構成におけるものと同様としてある。即ち、図12に 示すように、欠陥ワード線のアドレスを24個のヒュー ズ・ベイ22A、22Bのうちの1つに記憶させるよう にしており、1つ1つのヒューズ・ベイは、この冗長ア レイの中の、夫々1本のワード線の専用としてある。ヒ ューズ・ベイは、そのときアドレスされている、メモリ ・アレイの中のワード線が、置換すべきワード線である か否かを判別するものである。この判別は、その行アド レスと、そのヒューズ・ベイに記憶しているアドレスと を比較することによって行なう。それら双方のアドレス が互いに一致したときに、メモリ・アレイの中の選択さ れたワード線に代えて冗長ワード線を用いる置換を行な うようにしており、ここでは、複数のヒューズ・ベイの いずれも、そのヒューズ・ベイに対応する冗長ワード線 がクォドラントの中の4096本のワード線のうちの任 意のワード線の代わりとして置換されるように、プログ ラムすることができるものとしてある。続いて、CAS サイクル中に、メモリ・アレイの中で実行されるビット 線デコードと同様のビット線デコードを実行し、それに よって、この冗長アレイの中のビット線のうちの1本を 選択する。このデコードの関数として信号BSが立ち上 り、それによってワード冗長アレイから出ている137 50 本のビット線をECC30へのデータ線DLの入力部へ

結合する。それらDL入力を、複数のMDL出力と、この冗長アレイの複数のピット線との間でスイッチングするには、図10に示したピット線冗長構成における置換用のスイッチと同様に構成したスイッチング回路網を用いれば良い。また、そのスイッチング回路網は、冗長ワード線が活性化されているか否かを示す補助信号によって制御するようにすれば良い。

【0051】本発明においては、最適化したオンチップ 誤り訂正符号回路と冗長回路とを組合せたことによっ て、フォールト・トレランスのための相乗効果が得られ ている。この相乗効果は、誤り訂正符号の採用に伴う重 大な制約を冗長回路を用いて回避したことによって得ら れたものであり、この重大な制約とは、1つのECWの 中に2個以上の故障ビットが発生した場合には、奇数重 みDED/SEC符号では、そのECWを訂正すること ができないということである。この問題を回避するため の方法の1つは、ビット線にインターデジテイションを 施すというものであり、これは、互いに隣接するビット 線どうし、ないしはメモリ・セルどうしを、異なったE CWの要素とするというものである(このようにする と、互いに隣接するビット線ないしメモリ・セルが故障 した場合にも、それらの故障は1つのECCワードの中 の二重誤りとしては出現せず、夫々が異なったECCの 中の単一誤りとして出現するようになる)。本実施例に おいては、1本のワード線上の8対の互いに隣接したビ ット線対ないしメモリ・セルを、夫々に異なったECW に対応させている。このようにしたときに137ビット のECWの中に2個以上の故障が発生する確率を計算に より求めたところ、16メガビットのメモリの中に42 8個の障害メモリ・セルがランダムに発生する状況にあ るとき、1つの137ビットの誤り訂正符号ワードの中 に2つの障害セルが出現することがない(従ってそのチ ップの訂正をECCのみによって行なうことができる) 見込みは、50%よりも上であることが分かった。従っ て、全てのこの種の欠陥によるところの歩留りは50% 以上ということになる。これに対して、1個のチップに 1000個の故障メモリ・セルがランダムに発生する状 況にあるときには、いずれの誤り訂正符号ワードの中に も複数の故障セルが発生しない見込みは2%より小さ く、従って歩留りも2%になってしまう。

【0052】ここで説明したチップでは、誤り訂正が有効なのは、1つの誤り訂正符号ワードの中の障害ビットの数が1つだけの場合に限られている。1つの誤り訂正符号ワードの中に更に多くの故障が存在している場合には、それらの故障の回復は、冗長構成によらねばならず、もし冗長構成によって回復できなければ、そのチップ自体が故障チップとなる。誤り訂正でチップのフォールト・トレランスの最適化を図るためには、1つの誤り訂正符号ワードの中に複数の故障が発生するという事態を、体系立った方法を用いて排除することが必要であ

る。これを達成するための第1のステップは、各クォドラントの中において、2つのブロックが、それら2つのブロックの中の任意の欠陥ビットに代わる置換が可能なそれらのブロックに専用のビット線を備えるようにした、本発明のビット線冗長構成を用いることである。コンピュータによるシミュレーションと理論的な計算とによれば、ECCのフォールト・トレランスは、本発明の冗長ビット線を採用することによって非常に顕著に向上する。

【0053】図13に示すように、誤り訂正符号回路を 採用しない場合(即ち、冗長ビット線のみを採用した場 合)には、チップ1個あたり平均28個の単一セル故障 がランダムに発生する状況において、16Mbのチップ の歩留りの期待値が50%になる。また、誤り訂正符号 回路のみを用いてビット線冗長構成を用いない場合に は、既述の如く、チップ1個あたり平均428個の単一 故障がランダムに発生する状況において歩留りが50% になる。本発明のビット線冗長構成と誤り訂正符号とを 組合せて用いるならば、チップ1個あたり平均2725 20 個の単一セル故障がランダムに発生する状況において5 0%の歩留りが得られる。更に理論的に解明したところ によれば、フォールト・トレランスは、セグメント1個 あたりの冗長ビット線の本数が増加するに従って急激に 向上する。従って、この具体例においてはセグメント1 個あたりの冗長ピット線の本数は2本としているが、実 際問題としては、冗長ビット線を増設すれば、それによ って更に信頼度を増すことができる。本実施例において 冗長ビット線の本数を2本としている理由は、本発明の 冗長ワード線の技法を採用することによって更に優れた フォールト・トレランスの最適化を達成することができ るからである。

【0054】既述の如く、このチップは4つのクォドラ ントに分割されており、それらクォドラントの各々が、 24本の冗長ワード線から成る別体のアレイを備えてい る。従って、所与の1本の冗長ワード線は、1つの誤り 訂正符号ワードに複数の欠陥を含まれている場合には、 そのような誤り訂正符号ワードの8個分の機能代行を行 なう置換が可能となっており、しかも、アレイを別体の ものとしたことと、ツイン・セル式ワード線技法を採用 したこととによって、その置換をより信頼性の良い方式 で(即ち、二重誤りを含むECWを新たに発生させる見 込みの小さい方式で)行なえるようになっている。この 能力のために、ワード線冗長構成には、ビット線冗長構 成の効果をしのぐ、相乗効果が付与されるのである。そ してこれは、ワード線に関して、複数の故障が同じワー ド線上に現れないようにすることによって達成されてい る。こうして得られた歩留りの値を、図13の更に別の 曲線で示してある。それらの歩留りの値には、この冗長 ワード線の歩留りの値が反映されている。ここで、仮に 50 この冗長ワード線の歩留りの値が、通常ワード線の歩留

りの値と同じであったとしたならば、50%歩留り点 は、平均4016個の単一セル障害が発生する点に位置 することになる。しかしながら、本実施例のチップにお いては、冗長ワード線は、別体のアレイとしてツイン・ セル技法を採用しているため、冗長ワード線の方が、通 常ワード線よりも欠陥に対する感受性が低減している。 このようにした冗長ワード線の歩留りの値を100%で あると仮定すれば、50%歩留り点は、チップ1個あた り平均5661個の単一セル故障がランダムに発生する 点に位置することになる。従って、オンチップECCに 最適化したビット線冗長構成とワード線冗長構成との両 方を用いることによって、50%歩留り点は、ECCの みによって達成される50%歩留り点よりはるかに数字 の大きなところに位置するようになる。実際問題とし て、機能し得る部品が特に必要な製造サイクルの初期に おける歩留りが、これによって顕著に向上し、またそれ と同時に、チップの領域故障に対する耐性も向上する。 チップの製造工程の複雑さ及び/または費用がある程度 一定のものであるとすれば、これらの歩留り及び/また は信頼性の向上は決定的な重要性を持つことになる。

【0055】 ECC30によってデータ・ビットの訂正 を行なったなら、その訂正済のECWをSRAM40へ 転送する。SRAM40は1×144ビットのデータ・ レジスタであり、このSRAMのセルの各々は、一般的 な、4個のデバイスから成るクロス結合型ラッチ(図1 4に40Aで示した)である。図14に示すように、S RAM40のセルが記憶する論理状態を設定することの できるソースには、2つの異なったソースがあり、即 ち、このチップの外から(WDCとWDTとを介して) 設定することもでき、また、ECCの出力部から(SR TとSRCとを介して) 設定することもできるようにな っている。更には、SRAM40のセルがデータを送出 することのできる送出先にも、2つの送出先がある。即 ち、ECCへ(CAとTAとを介して)送出すること も、出力ピンへ(出力部SROを介して)送出すること も、いずれも可能としてある。このSRAMの複数のセ ルは、各々が72個のセルから成る2つのセル群にグル ープ分けされている。図3に示すように、出力ピンから のデータの読出し、ないしは出カピンへのデータの書込 みの際に、各セル群の中の72個のセルのうちのどのセ ルにアクセスすべきかを、デコーダ84が決定するよう にしている(図14において、書込みサイクルにおける デコード信号はDECWであり、読出しサイクルにおけ るデコード信号はDECR及びDECR'である)。

【0056】SRAM40は、主としてECWへのアクセスのための手段として用いるものであるが、ただしその他の利点をも提供しており、その利点とは、オンチップECCシステムとするために払うアクセスに関する代償、及び/または面積に関する代償を低減するのに役立つということである。即ち、128個のデータ・ビット

が、このメモリの出力ピンに近接した部分において利用 可能であるために、例えばページ・モード、スタテッィ ク・コラム・モード、並びに前述のIBM社に譲渡され た米国特許第4845664号に記載されているアクセ ス・モード等の様々な複数ビット出力モードを、非常に 髙速のデータ転送速度で実行することができるようにな っている。SRAMを用いることによって実行可能なそ の他の動作モードの1つに、ページ・クリア・モードが ある。即ち、書込みサイクル中に、このSRAMに書込 みを行って、I/Oパッドに在るデータ状態にする。続 いてこのデータはアレイへ書戻すが、その際に、アドレ スは、RE時には選択したワード線を表わし、また、C AS時には選択したECWを表わすようにする。このよ うにして、1枚のページのピット位置が不連続である (即ちインターデジテイションが施されている) ことに より、高速でデータ・パターンの書込みが行なえる。チ ップがなおページ・クリア機能を行なっている間に読出 しサイクルを実行すれば、メモリ・アレイのそのデータ がSRAMへ取り出され、その128個のデータ・ビッ 20 トの全てが互いに比較される。これによって、テスト時 間が128分の1に低減される。この数字はチップの1 **つのクォドラント(4メガビット)についてのものであ** る。チップ全体におけるテスト時間の低減は、128× 4、即ち512分の1になる。

【0057】再び図3に関し、データI/Oブロック4 0 Cには、上で説明した様々な動作モードとすることに よって生じる、様々な高速のデータ転送速度に対応でき るように、データ転送速度を制御自在としたオフチップ ・ドライバ (OCD) が含まれている。また、それと共 に、このOCDは、メモリ・カードに種々の、そして多 30 くのデータ用の配線網が用いられているために発生す る、電流サージに対する高度の耐性をも備えていなけれ ばならない。これらの特性を備えたOCD構造でありさ えすれば、どのようなOCD構造でも採用することがで きるが、ただし、発明の名称を「СМОSドライバ回路 (CMOS Driver Circuit)」とした、1989年10月 10日付でドレイクら (Drake et al) が出願しIBM 社に譲渡した米国特許第5015880号に記載されて いるOCD構造を採用することが好ましいといえる。ま 40 た、上で説明した様々な動作モードを設定するために は、一般的な手段を用いて動作設定するようにしてもよ いが、本実施例においては、それらの動作モードの設定 を電子的に行なうようにしており、それによって、ただ 1つの型式のシリコン部品で複数の動作モードをサポー トできるようにしている。このチップは、電源投入時に は、このチップを搭載したパッケージに応じて定まるデ フォールト・モードで先ず立ち上るようにしてあり、そ して、例えばトグル・モード、高速ページ・モード、ス タティック・コラム・モード等のこのチップの種々の動 50 作モードのうちの任意の動作モードへと入れることがで

きるようにしてある。また、それらの動作モードへ入れ、 るためには、単に、行イネーブル信号REが発生する以 前の、列イネーブル信号CE及びワード・イネーブル信 号WEが活性化しているときのアドレス入力をモニタし ていれば良い。この特質により、このメモリ・チップは 同時に2つ以上の動作モードで(ただしそれらの動作モ ードは、例えばスタティック・コラム・モードとクリア ・ページ・モードというように、互いにコンパチブルな 程度の動作モードである)動作し得るようになってい る。複数のモード・アドレス・デコーダがアドレス信号 をモニタするようにしており、そして、あるモード・ア ドレス・デコーダが該当するアドレスを受け取ったなら ば、それによって1つの動作モードを選択するようにす る。即ち、その活性化されたモード・アドレス・デコー ダが、図3の「データI/O及びマルチプレクシング」 40Cへ制御信号を送出して、この「データI/O及び マルチプレクシング」の動作を、選択された動作モード の関数として制御する。動作モードのプログラミング を、このように電子的に行なうようにしたことによっ て、チップ寸法、電力、ないしは性能に悪影響が及ばず に済んでいる。また、このことによって、コスト並びに 時間の節約が可能となっており、それは、ワンチップの シリコン部品のみを、設計し、その特性を定め、製造 し、在庫させ、テストし、等々するだけで良いという事 実によるものである。そしてこのシリコン部品は、その アレイの全てのパターン感受性について完全にテストし ておく。テスト時間の殆どの部分はアレイのテストに費 やされるものであり、一方、動作モードの検証には短時 間のテストで充分である。なぜならば、動作のモードと は、パッドとSRAMとをインターフェイスするロジッ クに過ぎないからである。

【0058】以上を要約するならば、ここでは、ビット 線冗長構成とワード線冗長構成との両方をオンチップE CCのサポートに最適化した、DRAMのアーキテクチ ャについて説明した。これらのビット線冗長システム並 びにワード線冗長システムの最適化は、オンチップEC Cを実現するという意図の下に案出したものであるが、 しかしながら、実際には、それら最適化したシステムの うちの一方ないしは両方を用いることによって、従来の システム・レベルのECCをサポートする場合にも、多 方面に亙る同じ利点を得ることができる。本発明のワー ド線冗長構成は、ツイン・セル技法を用いることによっ て差分信号を最大限にしている。しかしながら実際問題 としては、ワード線冗長システムの夫々のビット線を駆 動する手段としては、レール電位をフル電位とするよう な任意の手段、例えば、SRAMのセル等を利用するこ とも可能である。更には、本実施例においては、特に、 SEC/DED奇数重みハミング符号を用いているが、 いかなる種類の誤り訂正符号でも使用することができ る。

【0059】既に述べたように、本発明の誤り回復シス テムは、製造時のハード的障害と、製造後の実地使用中 に発生するソフト的ないしハード的障害との、いずれの 障害の訂正にも用いることのできるものである。ただ し、時がたてばその半導体プロセスの欠陥探究が進み、 良好ピットの歩留りが充分に大きくなり、なお残ってい る不良ピットを冗長システムのみによって処置し得るレ ベルにまで、その欠陥探究が達することが考えられる。 そして、そのようになったならば、オンチップECC回 10 路は除去してしまい、残りの支援回路(例えばSRAM 等)を用いて、ECCの機能をシステム・レベルで実行 するようにすることが望ましいこともあり、また、その ようしても、ECWをSRAMの中に記憶させておくこ とによってもたらされる、高速のデータ転送速度と効率 的なコピー/テスト・モードとを享受することができ る。本発明のアーキテクチャは、そのような場合に、E CCブロックを容易に除去し得るようにするものであ る。図1に示したように、夫々のクォドラントの各々の ECCブロック30は、このチップの、そのECCブロ ック30以外の他の回路が形成されていない領域に形成 してあることに注意されたい。更には、隣接するECC ブロックどうしを、このチップの一方の長辺から他方の 長辺へ向かって延在した、このチップの矩形の領域に形 成してあることにも注意されたい。従って、ECCブロ ック30は、その他の支援回路に支障をきたすことなく 完全に除去することができるようになっている(その場 合、MDLの出力を直接SRAMの入力へ結合するよう にする)。これによって、最小限の設計変更コストでチ ップ上の「地所」を顕著に節約することができる。

30 【図面の簡単な説明】

【図1】本発明のメモリ・チップ・アーキテクチャを組み込んだメモリ・チップのレイアウトの上面図である。 【図2】図1のメモリ・チップの4つのクォドラントのうちの1つの拡大図である。

【図3】本発明のメモリ・アーキテクチャのブロック図 である。

【図4】本発明のメモリ・アレイの中の1ビット線対の 回路図である。

【図 5】本発明のECCシステムのブロック図であり、 ・ 書戻し動作を示している。

【図6】本発明のECCシステムのブロック図であり、 取出し動作を示している。

【図7】図5及び図6のECCシステムに用いている、 4入力DCVS・XORの回路図である。

【図8】本発明のビット冗長システムのブロック図である

【図9】任意の線を任意の線へ接続し得る方式で複数本のPDLと複数本の冗長PDLとを複数本のMDLへ接続する、スイッチ回路網のブロック図である。

50 【図10】図9において用いているスイッチ回路の回路

図である。

【図11】本発明のワード線冗長アレイの1ビット線対の回路図である。

【図12】本発明のワード線冗長アレイのブロック図である。

【図13】本発明の誤りメモリ回復技法を含む種々の誤りメモリ回復技法における、単一セル障害の平均個数に対する歩留りのグラフである。

【図14】本発明のSRAMの複数のセルのうちの1つを、読出し/書込み支援回路と共に示す回路図である。 【図15】図1のメモリ・アレイの一部分の上面図であり、本発明のプリデータ線PDLのレイアウトを示す。 【図16】図15のメモリ・アレイの一部分の拡大図である。

【符号の説明】

10A、10B ビット冗長ステアリング・ブロック

16A、16B プリデコーダ

20 ワード冗長アレイ

22A、22B ヒューズ・ベイ

30 誤り訂正回路(ECC)

40 SRAM

50 I/Oパッド

100 メモリ・チップ

110A、110B デコーダ

112A、112B デコーダ

10 ECW 誤り訂正ワード

PDL プリデータ線

MDL 中間データ線


DL 全データ線


RBLA、RBLB、RBLC、RBLD 冗長ビット 線プロック


RWL0、RWL1 冗長ワード線

【図1】


(a)









【図4】




【図2】




【図3】




【図10】




【図5】




【図6】




[図8]




[図16]




【図11】




[図9]







【図12】




[図13]



[図14]



【図15】



フロントページの続き

(72)発明者	チャールズ・エドワード・ドレイク
	アメリカ合衆国バーモント州05489, ア
	ンダーヒル,ポーカーヒル・ロード,ピ
	ー・オー・ボックス 21

(72)発明者 ジョン・アトキンス・フィフィールド アメリカ合衆国パーモント州05489, ア ンダーヒル, ポーカーヒル・ロード, ア ールアール 1, ボックス 7490

(72)発明者 ウィリアム・ポール・ホヴィス アメリカ合衆国ミネソタ州55901, ロチ ェスター, ノース・ウエスト, トゥエン ティーフォース・ストリート 2602

(72)発明者 ハワード・レオ・カルター アメリカ合衆国バーモント州05446, コ ルチェスター、ヴィレッジ・ドライブ 14

(72)発明者 スコット・クラレンス・ルイス アメリカ合衆国バーモント州05452, エ セックス・ジャンクション、アコーン・ サークル 7

(72)発明者 ダニエル・ジョン・ニッケル

> アメリカ合衆国バーモント州05495, ウ エストフォード, アールディー 1, ボ

ックス 662

チャールズ・ヘンリ・スタッパー (72)発明者

> アメリカ合衆国バーモント州05465, ジ ェリコ, マウンテン・ヴュー・ロード (番地なし)

ジェームズ・アンドリュー・ヤンコスキ (72)発明者

> アメリカ合衆国バーモント州05452, エ セックス・ジャンクション, セイジ・サ ークル 19

(56)参考文献

特開 昭63-18598 (JP, A)

特開 昭61-278100 (JP, A)

特開 昭57-71596 (JP, A)

特開 昭61-126697 (JP, A)

特開 平2-12699 (JP, A)

特開 平1-154787 (JP, A)

特開 昭59-231852 (JP, A)

特開 昭60-13400 (JP, A)